參數(shù)資料
型號(hào)： AT40K40LV-3BGC
廠商： ATMEL CORP
元件分類： FPGA
英文描述： FPGA, 2304 CLBS, 40000 GATES, PBGA352
封裝： BGA-352
文件頁(yè)數(shù)： 30/67頁(yè)
文件大?。?/td> 1589K
代理商： AT40K40LV-3BGC
36
AT40K/AT40KLV Series FPGA
0896C–FPGA–04/02
Notes:
1. CMOS buffer delays are measured from a V
IH of 1/2 VCC at the pad to the internal VIH at A. The input buffer load is constant.
2. Buffer delay is to a pad voltage of 1.5V with one output switching.
3. Parameter based on characterization and simulation; not tested in production.
4. Exact power calculation is available in Atmel FPGA Designer software.
AC Timing Characteristics – 3.3V Operation AT40KLV
Delays are based on fixed loads and are described in the notes.
Maximum times based on worst case: VCC = 3.0V, temperature = 70°C
Minimum times based on best case: VCC = 3.6V, temperature = 0°C
Cell Function
Parameter
Path
-3
Units
Notes
Async RAM
Write
tWECYC (Minimum)
cycle time
12.0
ns
Write
t
WEL (Minimum)
we
5.0
ns
Pulse width low
Write
t
WEH (Minimum)
we
5.0
ns
Pulse width high
Write
t
AWS (Minimum)
wr addr setup -> we
5.3
ns
Write
tAWH (Minimum)
wr addr hold -> we
0.0
ns
Write
tDS (Minimum)
din setup -> we
5.0
ns
Write
tDH (Minimum)
din hold -> we
0.0
ns
Write/Read
t
DD (Maximum)
din -> dout
8.7
ns
rd addr = wr addr
Read
t
AD (Maximum)
rd addr -> dout
6.3
ns
Read
t
OZX (Maximum)
oe -> dout
2.9
ns
Read
tOXZ (Maximum)
oe -> dout
3.5
ns
Sync RAM
Write
tCYC (Minimum)
cycle time
12.0
ns
Write
t
CLKL (Minimum)
clk
5.0
ns
Pulse width low
Write
t
CLKH (Minimum)
clk
5.0
ns
Pulse width high
Write
t
WCS(Minimum)
we setup -> clk
3.2
ns
Write
tWCH (Minimum)
we hold -> clk
0.0
ns
Write
tACS (Minimum)
wr addr setup -> clk
5.0
ns
Write
tACH (Minimum)
wr addr hold -> clk
0.0
ns
Write
tDCS (Minimum)
wr data setup -> clk
3.9
ns
Write
t
DCH (Minimum)
wr data hold -> clk
0.0
ns
Write/Read
t
CD (Maximum)
clk -> dout
5.8
ns
rd addr = wr addr
Read
tAD (Maximum)
rd addr -> dout
6.3
ns
Read
tOZX (Maximum)
oe -> dout
2.9
ns
Read
tOXZ (Maximum)
oe -> dout
3.5
ns
相關(guān)PDF資料
PDF描述
AT40K40LV-3BQC FPGA, 2304 CLBS, 40000 GATES, PQFP144
AT40K40LV-3DQC FPGA, 2304 CLBS, 40000 GATES, PQFP208
AT40K40LV-3EQC FPGA, 2304 CLBS, 40000 GATES, PQFP240
AT40K40LV-3FQC FPGA, 2304 CLBS, 40000 GATES, PQFP304
AT40KEL040KW1SB FPGA, 2304 CLBS, 50000 GATES, PQFP160
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AT40K40LV-3BGI 功能描述:IC FPGA 3.3V 2304 CELL 352BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:AT40K/KLV 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
AT40K40LV-3BQC 功能描述:IC FPGA 3.3V 2304 CELL 144-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:AT40K/KLV 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
AT40K40LV-3BQI 功能描述:IC FPGA 3.3V 2304 CELL 144TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:AT40K/KLV 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
AT40K40LV-3CGC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
AT40K40LV-3CQC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*