參數(shù)資料
型號: CAN-OBD-RD
廠商: Silicon Laboratories Inc
文件頁數(shù): 64/312頁
文件大?。?/td> 0K
描述: KIT REF DESIGN CAN DIAGNOSTIC
標(biāo)準(zhǔn)包裝: 1
主要目的: 接口,CAN OBD 讀取器
嵌入式: 是,MCU,8 位
已用 IC / 零件: C8051F502
主要屬性: CAN 板載診斷(OBD-II)參考設(shè)計
次要屬性: 支持模式 1、2 和 3,500kbps
已供物品: 板,ToolStick 適配器,線纜,CD,文檔
產(chǎn)品目錄頁面: 626 (CN2011-ZH PDF)
相關(guān)產(chǎn)品: 336-1515-5-ND - IC 8051 MCU 64K FLASH 32-QFN
336-1514-ND - IC 8051 MCU 64K FLASH 32-QFP
其它名稱: 336-1559
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當(dāng)前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
C8051F50x/F51x
156
Rev. 1.2
18.5.3. Split Mode with Bank Select
When EMI0CF[3:2] are set to 10, the XRAM memory map is split into two areas, on-chip space and off-
chip space.
Effective addresses below the internal XRAM size boundary will access on-chip XRAM space.
Effective addresses above the internal XRAM size boundary will access off-chip space.
8-bit MOVX operations use the contents of EMI0CN to determine whether the memory access is on-
chip or off-chip. The upper 8-bits of the Address Bus A[15:8] are determined by EMI0CN, and the lower
8-bits of the Address Bus A[7:0] are determined by R0 or R1. All 16-bits of the Address Bus A[15:0] are
driven in “Bank Select” mode.
16-bit MOVX operations use the contents of DPTR to determine whether the memory access is on-chip
or off-chip, and the full 16-bits of the Address Bus A[15:0] are driven during the off-chip transaction.
18.5.4. External Only
When EMI0CF[3:2] are set to 11, all MOVX operations are directed to off-chip space. On-chip XRAM is not
visible to the CPU. This mode is useful for accessing off-chip memory located between 0x0000 and the
internal XRAM size boundary.
8-bit MOVX operations ignore the contents of EMI0CN. The upper Address bits A[15:8] are not driven
(identical behavior to an off-chip access in “Split Mode without Bank Select” described above). This
allows the user to manipulate the upper address bits at will by setting the Port state directly. The lower
8-bits of the effective address A[7:0] are determined by the contents of R0 or R1.
16-bit MOVX operations use the contents of DPTR to determine the effective address A[15:0]. The full
16-bits of the Address Bus A[15:0] are driven during the off-chip transaction.
18.6. Timing
The timing parameters of the External Memory Interface can be configured to enable connection to
devices having different setup and hold time requirements. The Address Setup time, Address Hold time,
RD and WR strobe widths, and in multiplexed mode, the width of the ALE pulse are all programmable in
units of SYSCLK periods through EMI0TC, shown in SFR Definition 18.3, and EMI0CF[1:0].
The timing for an off-chip MOVX instruction can be calculated by adding 4 SYSCLK cycles to the timing
parameters defined by the EMI0TC register. Assuming non-multiplexed operation, the minimum execution
time for an off-chip XRAM operation is 5 SYSCLK cycles (1 SYSCLK for RD or WR pulse + 4 SYSCLKs).
For multiplexed operations, the Address Latch Enable signal will require a minimum of 2 additional SYS-
CLK cycles. Therefore, the minimum execution time for an off-chip XRAM operation in multiplexed mode is
7 SYSCLK cycles (2 for /ALE + 1 for RD or WR + 4). The programmable setup and hold times default to
the maximum delay settings after a reset. Table 18.3 lists the ac parameters for the External Memory Inter-
face, and Figure 18.4 through Figure 18.9 show the timing diagrams for the different External Memory
Interface modes and MOVX operations.
相關(guān)PDF資料
PDF描述
V300C12T75BF CONVERTER MOD DC/DC 12V 75W
ES1000-NO.2-B9-X-65MM HEAT SHRINK TUBING
V24C24C100BL2 CONVERTER MOD DC/DC 24V 100W
GBC44DCSN CONN EDGECARD 88POS DIP .100 SLD
RCC18DCST-S288 CONN EDGECARD 36POS .100 EXTEND
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CANOP 功能描述:界面模塊 CAN OPTICAL REPEATER W/TB RoHS:否 制造商:B&B Electronics (Quatech) 產(chǎn)品: 通道/端口數(shù)量: 數(shù)據(jù)速率: 接口類型: 工作電源電壓: 最大工作溫度:
CAN-OPEN-96F340-P-P1-A 制造商:Micrium 功能描述:UC/CAN, OPEN SENSOR SLAVE, FOR FUJITSU MB96F340, Software Application:Libraries
CAN-OPEN-96F340-P-P1-B 制造商:Micrium 功能描述:UC/CAN, OPEN SENSOR SLAVE, FOR FUJITSU MB96F340, Software Application:Libraries 制造商:Micrium 功能描述:UC/CAN, OPEN SENSOR SLAVE, FOR FUJITSU MB96F340, Software Application:Libraries - CAN, Core Architecture:F2MC, Core Sub-Architecture:16FX, Supported Families:-, License Model:Product Line , RoHS Compliant: NA
CAN-OPEN-96F340-P-P1-C 制造商:Micrium 功能描述:UC/CAN, OPEN SENSOR SLAVE, FOR FUJITSU MB96F340, Software Application:Libraries
CAN-OPEN-96F340-P-P1-PLATFORM 制造商:Micrium 功能描述:UC/CAN OPEN SENSOR SLAVE MB96F340 制造商:Micrium 功能描述:UC/CAN, OPEN SENSOR SLAVE, MB96F340