- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170345 > CY38050V484-125BBI (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 10 ns, PBGA484 PDF資料下載
參數(shù)資料
| 型號： | CY38050V484-125BBI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 10 ns, PBGA484 |
| 封裝： | 1 MM PITCH, FBGA-484 |
| 文件頁數(shù)： | 20/45頁 |
| 文件大?。?/td> | 720K |
| 代理商： | CY38050V484-125BBI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
Quantum38K ISR
CPLD Family
Document #: 38-03043 Rev. *G
Page 27 of 45
Pin Tables
The following table identifies the bank assignments for the
global clock and control signals for the Quantum38K devices.
The bank assignments are the same for all densities and all
packages.
Table 2. Pin Definition Table
Pin Name
Function
Pin Description
CCLK
Output
Configuration Clock for serial interface with the external boot PROM
Config_Done
Output
Flag indicating that configuration is complete
Data
Input
Pin to receive configuration data from the external boot PROM
GCLK0-3
Input
Global Clock signals 0 through 3
CCE
Output
Chip select for the external boot PROM (active LOW)
GCTL0-3
Input
Global Control signals 0 through 3
GND
Ground
IO0
Input/Output
I/O for Bank 0
IO1
Input/Output
I/O for Bank 1
IO2
Input/Output
I/O for Bank 2
IO3
Input/Output
I/O for Bank 3
IO4
Input/Output
I/O for Bank 4
IO5
Input/Output
I/O for Bank 5
IO6
Input/Output
I/O for Bank 6
IO7
Input/Output
I/O for Bank 7
Reconfig
Input
Pin to start configuration of Quantum38K
Reset
Output
Reset signal to interface with the external boot PROM
TCLK
Input
JTAG Test Clock
TDI
Input
JTAG Test Data In
TDO
Output
JTAG Test Data Out
TMS
Input
JTAG Test Mode Select
VCC
Power
Operating Voltage
VCCIO0
Power
VCC for I/O bank 0
VCCIO1
Power
VCC for I/O bank 1
VCCIO2
Power
VCC for I/O bank 2
VCCIO3
Power
VCC for I/O bank 3
VCCIO4
Power
VCC for I/O bank 4
VCCIO5
Power
VCC for I/O bank 5
VCCIO6
Power
VCC for I/O bank 6
VCCIO7
Power
VCC for I/O bank 7
VCCJTAG
Power
VCC for JTAG pins
VCCCNFG
Power
VCC for Configuration port
相關PDF資料 |
PDF描述 |
|---|---|
| CY39030Z144-222BBC | LOADABLE PLD, 7 ns, PBGA144 |
| CY39030Z144-83BBC | LOADABLE PLD, 15 ns, PBGA144 |
| CY39030Z144-83BBI | LOADABLE PLD, 15 ns, PBGA144 |
| CY39030Z208-222NC | LOADABLE PLD, 7 ns, PQFP208 |
| CY39030Z256-222BBC | LOADABLE PLD, 7 ns, PBGA256 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY38100V208-125NTI | 制造商:Cypress Semiconductor 功能描述:CPLD QUANTUM38K 144K GATES 1536 MCRCLLS IND 0.18UM 2.5V/3.3V - Bulk |
| CY3858-000 | 制造商:TE Connectivity 功能描述:2524F0524-1L/9-9-L016 - Cable Rools/Shrink Tubing |
| CY39 | 制造商:PLETRONICS 制造商全稱:Pletronics, Inc. 功能描述:Crystals |
| CY3900I | 功能描述:開發(fā)軟件 ISR Programming Kit RoHS:否 制造商:Atollic Inc. 產(chǎn)品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| CY3900I_05 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Delta39K⑩⁄Ultra37000⑩ ISR⑩ Programming Kits |
發(fā)布緊急采購，3分鐘左右您將得到回復。