參數(shù)資料
型號： CY39200V388-167MGC
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： PLD
英文描述： LOADABLE PLD, 8.5 ns, PBGA388
封裝： BGA-388
文件頁數(shù)： 17/57頁
文件大?。?/td> 1166K
代理商： CY39200V388-167MGC
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 24 of 57
fPLLO
[13]
6.2
266
6.2
266
6.2
266
6.2
266
6.2
266
6.2
266
6.2
200
6.2
200
MHz
fPLLI
[13]
25
133
25
133
25
133
25
133
25
133
25
133
25
100
25
100
MHz
JTAG Parameters
tJCKH
25
ns
tJCKL
25
ns
tJCP
50
ns
tJSU
10
ns
tJH
10
ns
tJCO
20
ns
tJXZ
20
ns
tJZX
20
ns
Note:
13. Refer to page 11 and the application note titled “Delta39K PLL and Clock Tree” for details on the PLL operation & specification
Switching Characteristics - Parameter Values Over the Operating Range (continued)
Parameter
250
222
200
181
167
154
125
83
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Unit
相關PDF資料
PDF描述
CY39200V484-167BBC LOADABLE PLD, 8.5 ns, PBGA484
CY39200V676-167MBC LOADABLE PLD, 8.5 ns, PBGA676
CY39200Z208-167NC LOADABLE PLD, 8.5 ns, PQFP208
CY39200Z388-167MGC LOADABLE PLD, 8.5 ns, PBGA388
CY39200Z484-167BBC LOADABLE PLD, 8.5 ns, PBGA484
相關代理商/技術參數(shù)
參數(shù)描述
CY39200V388-181MGC 制造商:Cypress Semiconductor 功能描述:
CY39200V388-181NC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233MGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233NTC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*