參數(shù)資料
型號(hào)： CY39200V388-167MGC
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： PLD
英文描述： LOADABLE PLD, 8.5 ns, PBGA388
封裝： BGA-388
文件頁數(shù)： 28/57頁
文件大小： 1166K
代理商： CY39200V388-167MGC
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 34 of 57
Switching Waveforms (continued)
Channel Memory Internal Clocking 2
MACROCELL INPUT
CLOCK
FIFO READ
CLOCK
FIFO WRITE
CLOCK
FIFO READ OR
WRITE CLOCK
tCHMMACS
tCHMMACF
tMACCHMS
Delta39K-16
Channel Memory DP SRAM Flow Through R/W Timing
CLOCK
tCHMCYC1
tCHMH
tCHMS
WRITE
Dn+1
tCHMS
tCHMH
OUTPUT
An+1
An+2
An+3
An
Delta39K-17
ADDRESS
tCHMDV1
Dn-1
Dn+3
Dn-1
An-1
DATA
tCHMDV1
Dn+3
Dn+2
Dn+1
Dn
ENABLE
INPUT
相關(guān)PDF資料
PDF描述
CY39200V484-167BBC LOADABLE PLD, 8.5 ns, PBGA484
CY39200V676-167MBC LOADABLE PLD, 8.5 ns, PBGA676
CY39200Z208-167NC LOADABLE PLD, 8.5 ns, PQFP208
CY39200Z388-167MGC LOADABLE PLD, 8.5 ns, PBGA388
CY39200Z484-167BBC LOADABLE PLD, 8.5 ns, PBGA484
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39200V388-181MGC 制造商:Cypress Semiconductor 功能描述:
CY39200V388-181NC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233MGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200V388-233NTC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*