- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358698 > CY7C43686AV-7AC (CYPRESS SEMICONDUCTOR CORP) 3.3V 1K 4K 16K x 36 x 18 x 2 Tri Bus FIFO PDF資料下載
參數(shù)資料
| 型號： | CY7C43686AV-7AC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | FIFO |
| 英文描述： | 3.3V 1K 4K 16K x 36 x 18 x 2 Tri Bus FIFO |
| 中文描述： | 16K X 36 BI-DIRECTIONAL FIFO, 6 ns, PQFP128 |
| 封裝： | 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-128 |
| 文件頁數(shù)： | 17/40頁 |
| 文件大小： | 644K |
| 代理商： | CY7C43686AV-7AC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
CY7C43646AV
CY7C43666AV
CY7C43686AV
Document #: 38-06026 Rev. *C
Page 17 of 40
AC Test Loads and Waveforms (
–
10 and
–
15)
R1 = 330
Switching Characteristics
Over the Operating Range
AC Test Loads and Waveforms (
–
7)
3.0V
3.3V
OUTPUT
R2 = 680
C
L
= 30 pF
INCLUDING
JIG AND
SCOPE
GND
90%
10%
90%
10%
≤
3 ns
≤
3 ns
ALL INPUT PULSES
[18]
3.0V
GND
90%
10%
90%
10%
≤
3 ns
≤
3 ns
ALL INPUT PULSES
I/O
50
V
CC
/2
Z0 = 50
Parameter
f
S
t
CLK
t
CLKH
t
CLKL
t
DS
t
ENS
Description
7C43646/
66/86AV
–
7
Min.
7C43646/
66/86AV
–
10
Min.
7C43646/
66/86AV
–
15
Min.
Unit
MHz
ns
ns
ns
ns
ns
Max.
133
Max.
100
Max.
67
Clock Frequency, CLKA, CLKB, or CLKC
Clock Cycle Time, CLKA, CLKB, or CLKC
Pulse Duration, CLKA, CLKB, or CLKC HIGH
Pulse Duration, CLKA, CLKB, or CLKC LOW
Set-Up Time, A
0
–
35
before CLKA
↑
,
and C
0
–
17
before CLKC
↑
Set-Up Time, CSA, W/RA, ENA, and MBA before CLKA
↑
; RENB
and MBB before CLKB
↑
,
and WENC and MBC before CLKC
↑
Set-Up Time, MRS1, MRS2, PRS1, PRS2, RT1 or RT2 LOW
before CLKA
↑
or CLKB
↑
[19]
Set-Up Time, FS0 and FS1 before MRS1 and MRS2 HIGH
Set-Up Time, BE/FWFT before MRS1 and MRS2 HIGH
Set-Up Time, SPM before MRS1 and MRS2 HIGH
Set-Up Time, FS0/SD before CLKA
↑
Set-Up Time, FS1/SEN before CLKA
↑
Set-Up Time, FWFT before CLKA
↑
Hold Time, A
0
–
35
after CLKA
↑
,
and C
0
–
17
after CLKC
↑
Hold Time, CSA, W/RA, ENA, and MBA after CLKA
↑
; RENB and
MBB after CLKB
↑
,
and WENC and MBC after CLKC
↑
Hold Time, MRS1, MRS2, PRS1, PRS2, RT1 or RT2 LOW after
CLKA
↑
or CLKB
↑
[19]
7.5
3.5
3.5
3
3
10
4
4
4
4
15
6
6
5
5
t
RSTS
2.5
4
5
ns
t
FSS
t
BES
t
SPMS
t
SDS
t
SENS
t
FWS
t
DH
t
ENH
5
5
5
3
3
0
0
0
7
7
7
4
4
0
0
0
7.5
7.5
7.5
5
5
0
0
0
ns
ns
ns
ns
ns
ns
ns
ns
t
RSTH
1
2
2
ns
Notes:
18. C
= 5 pF for t
.
19. Requirement to count the clock edge as one of at least four needed to reset a FIFO.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C43686AV-10AI | 3.3V 1K 4K 16K x 36 x 18 x 2 Tri Bus FIFO |
| CY7C43686AV-10AC | 3.3V 1K 4K 16K x 36 x 18 x 2 Tri Bus FIFO |
| CY7M194-10DC | x4 SRAM Module |
| CY7M194-12DC | x4 SRAM Module |
| CY7M199-20DMB | x8 SRAM Module |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C439-40DMB | 制造商:Cypress Semiconductor 功能描述: |
| CY7C441-14JC | 制造商:Cypress Semiconductor 功能描述:FIFO Mem Sync Dual Width Uni-Dir 512 x 9 32-Pin PLCC |
| CY7C441-30JC | 制造商:Cypress Semiconductor 功能描述:FIFO, 512 x 9, Synchronous, 32 Pin, Plastic, PLCC |
| CY7C441-30JI | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| CY7C4421-10JXC | 功能描述:IC SYNC FIFO 64KX9 10NS 32PLCC RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:CY7C 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時(shí)間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。