- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379097 > CY8C22113-24SI (CYPRESS SEMICONDUCTOR CORP) PSoC Mixed Signal Array PDF資料下載
參數(shù)資料
| 型號： | CY8C22113-24SI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | PSoC Mixed Signal Array |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PDSO8 |
| 封裝： | 0.150 INCH, MS-012, SOIC-8 |
| 文件頁數(shù)： | 270/304頁 |
| 文件大?。?/td> | 2956K |
| 代理商： | CY8C22113-24SI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁當前第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁
26. I2C
CY8C22xxx Preliminary Data Sheet
270
Document No. 38-12009 Rev. *D
December 22, 2003
Slave mode is not enabled: The Start Gen bit will remain
set and the Start will be queued, until the bus becomes
free and the Start condition will be subsequently gener-
ated. An interrupt will be generated at a later time, when
the Start and address byte has been transmitted.
3.
The Start is generated, but the Master loses arbitration
to another Master in a Multi-Master environment. The
resulting behavior depends upon whether Slave mode is
enabled.
Slave mode is enabled: A Start and address byte inter-
rupt will be generated. When reading the I2C_MSCR,
the Master will see the Start Gen bit cleared, indicating
that the Start was generated. However, the Lost Arb bit
will be set in the I2C_SCR register. The Address status
will also be set, indicating that the block has been
addressed as a Slave. The firmware may then ACK or
NACK the address to continue the transfer.
Slave mode is not enabled: A Start and address byte
interrupt will be generated. The Start Gen bit will be
cleared and the Lost Arb bit will be set. The hardware
will wait for command input, stalling the bus if necessary.
In this case, the Master will clear the I2C_SCR register,
to release the bus and allow the transfer to continue, and
the block will idle.
Other cases where the Start bit may be used to generate a
Start condition are as follows:
1.
When a Master is finished with a transfer, a NACK will be
written to the I2C_SCR register, in the case of the Mas-
ter receiver, or the transmit bit will be cleared, in case of
a Master transmitter. Normally, the action will free the
stall and generate a Stop condition. However, if the Start
bit is set and an address is written into the data register
prior to the I2C_SCR write, a Stop, followed immediately
by a Start (minimum bus free time), will be generated. In
this way, messages may be chained.
2.
When a Master transmitter is NACKed, an automatic
Stop condition is generated on the subsequent I2C_SCR
write. However, if the Start Gen bit has previously been
set, the Stop will be immediately followed by a Start con-
diton.
For additional information, reference the
I2C_MSCR register
on page 128
.
26.4
Timing Diagrams
26.4.1
Clock Generation
Figure 26-4
illustrates the I2C input clocking scheme. The
SYSCLK pin is an input into a four-stage ripple divider that
provides the baud rate selections. When the block is dis-
abled, all internal state is held in a reset state. When either
the Master or Slave Enable bits in the I2C_CFG register are
set, the reset is synchronously released and the clock gen-
eration is enabled. Two taps from the ripple divider are
selectable (/4, /16) from the Clock Rate bits in the I2C_CFG
register. As an additional option, the block may be clocked
directly from SYSCLK, to achieve the highest baud rate. If
any of the two divider taps is selected, that clock is resyn-
chronized to SYSCLK. The resulting clock is routed to all of
the synchronous elements in the design.
Figure 26-4. I2C Input Clocking
I/O WRITE
SYSCLK
4
2
8
16
Two SYSCLKS to first block clock.
ENABLE
BLOCK RESET
RESYNC CLOCK
Default
16
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY8C22213 | PSoC Mixed Signal Array |
| CY8C22213-24LFI | PSoC Mixed Signal Array |
| CY8C22213-24PI | PSoC Mixed Signal Array |
| CY8C22213-24PVI | PSoC Mixed Signal Array |
| CY8C22213-24SI | PSoC Mixed Signal Array |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY8C22113-24SIT | 功能描述:IC MCU 2K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C22213 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC⑩ Mixed Signal Array |
| CY8C22213-24LFI | 功能描述:IC MCU 2K FLASH 256B 32VQFN RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:250 系列:LPC11Uxx 核心處理器:ARM? Cortex?-M0 芯體尺寸:32-位 速度:50MHz 連通性:I²C，Microwire，SPI，SSI，SSP，UART/USART，USB 外圍設(shè)備:欠壓檢測/復(fù)位，POR，WDT 輸入/輸出數(shù):40 程序存儲器容量:96KB（96K x 8） 程序存儲器類型:閃存 EEPROM 大小:4K x 8 RAM 容量:10K x 8 電壓 - 電源 (Vcc/Vdd):1.8 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:48-LQFP 包裝:托盤 其它名稱:568-9587 |
| CY8C22213-24PI | 功能描述:IC MCU 2K FLASH 256B 20-DIP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:250 系列:LPC11Uxx 核心處理器:ARM? Cortex?-M0 芯體尺寸:32-位 速度:50MHz 連通性:I²C，Microwire，SPI，SSI，SSP，UART/USART，USB 外圍設(shè)備:欠壓檢測/復(fù)位，POR，WDT 輸入/輸出數(shù):40 程序存儲器容量:96KB（96K x 8） 程序存儲器類型:閃存 EEPROM 大小:4K x 8 RAM 容量:10K x 8 電壓 - 電源 (Vcc/Vdd):1.8 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:48-LQFP 包裝:托盤 其它名稱:568-9587 |
| CY8C22213-24PVI | 功能描述:IC MCU 2K FLASH 256B 20-SSOP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。