- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379097 > CY8C22213-24SI (CYPRESS SEMICONDUCTOR CORP) PSoC Mixed Signal Array PDF資料下載
參數(shù)資料
| 型號： | CY8C22213-24SI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | 外設及接口 |
| 英文描述： | PSoC Mixed Signal Array |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PDSO20 |
| 封裝： | 0.300 INCH, MO-119, SOIC-20 |
| 文件頁數(shù)： | 203/304頁 |
| 文件大?。?/td> | 2956K |
| 代理商： | CY8C22213-24SI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁當前第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁
December 22, 2003
Document No. 38-12009 Rev. *D
203
CY8C22xxx Preliminary Data Sheet
17. Digital Blocks
17.2.2
DxBxxCR0 Register
The DxBxxCR0 register is the digital blocks’ control register. It is described by function in
Table 17-14
. For additional informa-
tion, reference the
DxBxxCR0 register on page 93
.
Interrupt Mask Register
17.2.3
INT_MSK1 Register
The INT_MSK1 register is described in the
“Interrupt Con-
troller” chapter on page 51
. For additional information, refer-
ence the
INT_MSK1 register on page 135
.
Configuration Registers
The Configuration block contains 3 registers: Function
(DxBxxFN), Input (DxBxxIN), and Output (DxBxxOU). The
values in these registers should not be changed while the
block is enabled.
17.2.4
DxBxxFN Registers
These registers contain the primary Function and Mode bits.
The function bits configure the block into one of the avail-
able block functions (six for the Comm block, four for the
Basic block). The mode bits select the options available for
the selected function. These bits should only be changed
when the block is disabled.
Three additional control bits are found in this register. The
End/Single bit is used to indicate the last or most significant
block in a chainable function. This bit must also be set if the
chainable function only consists of a single block. The Data
Invert bit optimally inverts the selected data input.
The BCEN bits enable the primary output of the block, to
drive the row broadcast block. The BCEN bits are set inde-
pendently in each block and therefore, care must be taken
to ensure that only one BCEN bit in a given row is enabled.
However, if any of the blocks in a given row have the BCEN
bit set, the input that allows the broadcast net from other
rows to drive the given row’s broadcast net is disabled (see
Figure 16-2 on page 185
).
For additional information, reference the
DxBxxFN register
on page 149
.
Table 17-14. DxBxxCR0 Register Description
Function
Timer
Description
There are three bits in the Control (CR0) register: one for enabling the block, one for setting the optional interrupt on capture, and one to select
between one-half and a full clock for terminal count output.
One bit enable only.
There are three bits in the Control (CR0) register: one bit for enabling the block, and two bits to enable and control Dead Band Bit Bang mode.
When Bit Bang mode is enabled, the output of this register is substituted for the PWM reference. This register may be toggled by user firm-
ware, to generate PHI1 and PHI2 output clock with the programmed dead time. The options for Bit Bang mode are as follows:
0
Function uses the previous clock primary output as the input reference.
1
Function uses the Bit Bang Clock register as the input reference.
Two bits are used to enable operation.
The SPI Control (CR0) register contains both control and status bits. There are four control bits that are read/write: Enable, Clock Phase and
Clock Polarity to set the mode, and LSB First, which controls bit ordering. There are two read-only status bits: Overrun and SPI Complete.
There are two additional read-only status bits to indicate TX and RX Buffer status.
The SPI Control (CR0) register contains both control and status bits. There are four control bits that are read/write: Enable, Clock Phase and
Clock Polarity to set the mode, and LSB First, which controls bit ordering. There are two read-only status bits: Overrun and SPI Complete.
There are two additional read-only status bits to indicate TX and RX Buffer status.
The Transmitter Control (CR0) register contains three control bits and two status bits. The control bits are Enable, Parity Enable, and Parity
Type, and have read/write access. The status bits, TX Reg Empty and TX Complete, are read-only.
The Receiver Control (CR0) register contains both control and status bits. Three control bits are read/write: Enable, Parity Enable, and Parity
Type. There are five read-only status bits: RX Reg Full, RX Active, Framing Error, Overrun, and Parity Error.
Counter
Dead Band
CRCPRS
SPIM
SPIS
TXUART
RXUART
Table 17-15. DxBxxFN Function Registers
[2:0]: Function
000b: Timer
001b: Counter
010b: CRCPRS
011b: Reserved
100b: Dead band for PWM
101b: UART
110b: SPI
111b: Reserved
Function specific
1 == Block is not chained or is at the end of a chain
0 == Block is at the start of or in the middle of a chain
1 == Disable
0 == Enable
1 == Invert block’s data input
0 == Do not invert block’s data input
[4:3]: Mode
[5]: End/Single
[6]: BCEN
[7]: Data Invert
相關PDF資料 |
PDF描述 |
|---|---|
| CY8C22213-24SIT | PSoC Mixed Signal Array |
| CY8C24794-SPAX | PSoCTM Mixed-Signal Array |
| CY8C24794-SPE | PSoCTM Mixed-Signal Array |
| CY8C24794-SPI | Explosion-Proof Limit Switches Series CX: Short Housing: Top Plunger; 1NC 1NO SPDT Snap Action; Number of internal basic switches BZ: 1; 0.75 in - 14NPT conduit |
| CY8C24794-SPLFX | Environmentally sealed limit switch with Leadwire termination, Rotary Roller Lever actuation, Double Pole Double Throw (DPDT) Circuitry, 5 A (Resistive) ampere rating at 28 Vdc, Military Part Number MS21320-1 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY8C22213-24SIT | 功能描述:IC MCU 2K FLASH 256B 20-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C22345 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Programmable System-on-Chip |
| CY8C22345-12PVXE | 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT |
| CY8C22345-12PVXET | 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT |
| CY8C22345-24PVXA | 功能描述:可編程片上系統(tǒng) - PSoC 24 I/O 16K FLASH 1K SRAM RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復。