參數(shù)資料
型號： CY8C22213-24SI
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： 外設及接口
英文描述： PSoC Mixed Signal Array
中文描述： MULTIFUNCTION PERIPHERAL, PDSO20
封裝： 0.300 INCH, MO-119, SOIC-20
文件頁數(shù)： 258/304頁
文件大小： 2956K
代理商： CY8C22213-24SI
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁當前第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁
24. Digital Clocks
CY8C22xxx Preliminary Data Sheet
258
Document No. 38-12009 Rev. *D
December 22, 2003
24.2.6
OSC_CR3 Register
Bits 7 to 0: VC3 Divider[7:0].
As an example of the flexi-
bility of the clocking structure in PSoC devices, consider a
device that is running off of an externally supplied clock at a
frequency of 93.7 kHz. This clock value may be divided by
the VC1 divider to achieve a VC1 clock net frequency of
5.89 kHz. The VC2 divider could reduce the frequency by
another factor of 16, resulting in a VC2 clock net frequency
of 366.02 Hz. Finally, the VC3 divider may choose VC2 as
its input clock and divide by 256, resulting in a VC3 clock net
frequency of 1.43 Hz.
As mentioned previously the VC3 clock net can generate a
system interrupt. Once the input clock and the divider value
for the VC3 clock are chosen, only one additional step is
needed to enable the interrupt; the VC3 mask bit needs to
be set in register INT_MSK0[7]. Once the VC3 mask bit is
set, the VC3 clock generates pending interrupts every num-
ber of clock periods equal to the VC3 divider register value
plus one. Therefore, if the VC3 divider register’s value is 05h
(divide by 6), an interrupt would occur every six periods of
the VC3’s input clock. Another example would be if the
divider value was 00h (divide by 1), an interrupt would be
generated on every period of the VC3 clock. The VC3 mask
bit only controls the ability of a posted interrupt to become
pending. Because there is no enable for the VC3 interrupt,
VC3 interrupts will always be posting. See the Interrupt Con-
troller chapter for more information on posting and pending.
For additional information, reference the
OSC_CR3 register
on page 164
.
24.2.7
OSC_CR4 Register
Bits 7 to 2: Reserved.
Bits 1 and 0: VC3 Input Select [1:0].
The VC3 clock net is
the only clock net with the ability to generate an interrupt.
The VC3 is most similar to the VC2 in that its input clock
comes from a configurable source. As shown in
Figure 24-1
on page 253
, a 4-to-1 multiplexer determines the clock that
will be used as in the input to the VC3 divider. The multi-
plexer allows either the 48 MHz, 24 MHz, VC1, or VC2
clocks to be used as the input clock to the divider. Because
the selection of a clock for the VC3 divider is performed by a
simple 4-to-1 mux, runt pulses and glitches may be injected
to the VC3 divider when the OSC_CR4[1:0] bits are
changed. Care should be taken to ensure that blocks using
the VC3 clock are either disabled when OSC_CR4[1:0] is
changed or not sensitive to glitches. Unlike the VC1 and
VC2 clock dividers, the VC3 clock divider is 8-bits wide.
Therefore, there are 256 valid divider values as indicated by
Table 24-6
.
It is important to remember that even though the VC3 divider
has four choices for input clock, none of the choices have
fixed frequencies for all device configurations. Both the 24
MHz and 48 MHz clocks may have very different frequen-
cies, if an external clock is in use. Also, the divider values for
the VC1 and VC2 inputs to the multiplexer must be consid-
ered.
For additional information, reference the
OSC_CR4 register
on page 163
Table 24-6. OSC_CR3[7:0] Bits: VC3 Divider Value
Divider Source Clock
SYSCLK
SYSCLK
SYSCLK / 2
SYSCLK / 3
SYSCLK / 4
...
SYSCLK / 253
SYSCLK / 254
SYSCLK / 255
SYSCLK / 256
Bits
00h
01h
02h
03h
...
FCh
FDh
FEh
FFh
SYSCLKX2
SYSCLKX2
SYSCLKX2 / 2
SYSCLKX2 / 3
SYSCLKX2 / 4
...
SYSCLKX2 / 253
SYSCLKX2 / 254
SYSCLKX2 / 255
SYSCLKX2 / 256
VC1
VC2
VC1
VC1 / 2
VC1 / 3
VC1 / 4
...
VC1 / 253
VC1 / 254
VC1 / 255
VC1 / 256
VC2
VC2 / 2
VC2 / 3
VC2 / 4
...
VC2 / 253
VC2 / 254
VC2 / 255
VC2 / 256
Table 24-7. OSC_CR4[1:0] Bits: VC3
Bits
Multiplexer Output
00b
01b
10b
11b
SYSCLK
VC1
VC2
SYSCLKX2
相關PDF資料
PDF描述
CY8C22213-24SIT PSoC Mixed Signal Array
CY8C24794-SPAX PSoCTM Mixed-Signal Array
CY8C24794-SPE PSoCTM Mixed-Signal Array
CY8C24794-SPI Explosion-Proof Limit Switches Series CX: Short Housing: Top Plunger; 1NC 1NO SPDT Snap Action; Number of internal basic switches BZ: 1; 0.75 in - 14NPT conduit
CY8C24794-SPLFX Environmentally sealed limit switch with Leadwire termination, Rotary Roller Lever actuation, Double Pole Double Throw (DPDT) Circuitry, 5 A (Resistive) ampere rating at 28 Vdc, Military Part Number MS21320-1
相關代理商/技術參數(shù)
參數(shù)描述
CY8C22213-24SIT 功能描述:IC MCU 2K FLASH 256B 20-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C22345 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Programmable System-on-Chip
CY8C22345-12PVXE 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT
CY8C22345-12PVXET 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT
CY8C22345-24PVXA 功能描述:可編程片上系統(tǒng) - PSoC 24 I/O 16K FLASH 1K SRAM RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:67 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*