- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376836 > DP8440V DRAM Controller PDF資料下載
參數(shù)資料
| 型號： | DP8440V |
| 英文描述： | DRAM Controller |
| 中文描述： | DRAM控制器 |
| 文件頁數(shù)： | 19/46頁 |
| 文件大?。?/td> | 644K |
| 代理商： | DP8440V |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當(dāng)前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
5.0 Accessing Modes
(Continued)
5.5 INNER PAGE BURST ACCESS
If the user plans to burst within page access, the
DP8440/41 must be programmed in Latch Mode. In this
case, the DRAM latches the column address on the rising
edge of ADS. When the controller detects BSTARQ assert-
ed, DTACK transitions will increment the column address in
modulo 2, 4, 8, or 16 with wrap around at the boundaries for
as long as BSTARQ is asserted. If the user asserts the input
NoWRAP, the controller increments the address sequential-
ly. After an InnerPage Burst, RAS will stay asserted until
there is a page miss detected.Figure 13 shows an opening
access followed by a page access, two burst accesses and
a new access in a different page (page miss).
TL/F/11718–9
FIGURE 13. Opening Access followed by a Page ‘‘HIT’’ Access with 2 Bursts
19
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DP8441 | |
| DP84412J | DRAM Controller |
| DP84412N | DRAM Controller |
| DP8441VLJ | DRAM Controller |
| DP84422BN | DRAM Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DP8440V-40 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:microCMOS Programmable 16/64 Mbit Dynamic RAM Controller/Driver |
| DP8440VLJ-25 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| DP8440VLJ-40 | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:microCMOS Programmable 16/64 Mbit Dynamic RAM Controller/Driver |
| DP8441 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| DP84412J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。