- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376836 > DP8441 PDF資料下載
參數(shù)資料
| 型號(hào)： | DP8441 |
| 文件頁數(shù)： | 23/46頁 |
| 文件大小： | 644K |
| 代理商： | DP8441 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
6.0 Refresh Modes
(Continued)
6.4 EXTENDING REFRESH
The programmed number of periods of CLK that refresh
RASs are asserted can be extended by one or multiple peri-
ods of CLK. Only the all RAS (with or without error scrub-
bing) type of refresh can be extended. To extend a refresh
cycle, the input extend refresh, EXTNDRF, must be assert-
ed before the positive edge of CLK that would have negated
all the RAS outputs during the re fresh cycle and after the
positive edge of CLK which starts all RAS outputs during the
refresh as shown inFigure 17. This will extend the refresh to
the next positive edge of CLK and EXTNDRF will be sam-
pled again. The refresh cycle will continue until EXTNDRF is
sampled low on a positive edge of CLK.
TL/F/11718–43
FIGURE 17. Extending Refresh with the Extend Refresh (EXTNDRF) Input
23
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DP84412J | DRAM Controller |
| DP84412N | DRAM Controller |
| DP8441VLJ | DRAM Controller |
| DP84422BN | DRAM Controller |
| DP84422J | DRAM Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DP84412J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412J/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N/B+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。