參數(shù)資料
型號(hào)： DP8441
文件頁(yè)數(shù)： 30/46頁(yè)
文件大?。?/td> 644K
代理商： DP8441
11.0 AC Timing Parameters
(Continued)
Y
Symbol
Description
DP8440/41-40
40 MHz Devices
DP8440/41-25
25 MHz Devices
Min
Max
Min
Max
CLOCK PARAMETER
1
t
CLKP
Clock Period
25
40
2, 3
t
WCLK
Clock Pulse Width
10
15
4
t
DCLKP
DELCLK Period
25
25
5, 6
t
WDCLK
DELCLK Pulse Width
10
10
TRI-STATE PARAMETER
50
t
PZL
TRI-STATE to Low Voltage Level
20
25
51
t
PZH
TRI-STATE to High Voltage Level
20
25
52
t
PLZ
Low Voltage Level to TRI-STATE
25
30
53
t
PHZ
High Voltage Level to TRI-STATE
25
30
REFRESH PARAMETER
100
t
SRFCK
RFSH Asserted Set up to CLK High
6
8
101
t
HRFCK
RFSH Asserted Hold Time
3
4
102
t
SDRFCK
DISRFSH Asserted Setup to CLK High
6
8
103
t
HDRFCK
DISRFSH Asserted Hold Time
3
4
104
t
PCKRFL
CLK High to RFIP Asserted
17
20
105
t
PCKRFH
CLK High to RFIP Negated
34
36
106
t
PCKRQL
CLK High to RFRQ Asserted
13
15
107
t
PCKRQH
CLK High to RFRQ Negated
12
14
108
t
PCKRFRASL
CLK High to RAS Asserted During Refresh
23
25
109
t
PCKRFRASH
CLK High to RAS Negated During Refresh
19
21
PROGRAMMING PARAMETER
200
t
WML
ML Pulse Width
15
15
201
t
SPBML
Programming Bits Setup to ML High
18
18
202
t
HPBML
Programming Bits Hold Time
6
6
203
t
PMLRFL
ML High to RFIP Asserted
18
18
30
相關(guān)PDF資料
PDF描述
DP84412J DRAM Controller
DP84412N DRAM Controller
DP8441VLJ DRAM Controller
DP84422BN DRAM Controller
DP84422J DRAM Controller
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DP84412J 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
DP84412J/A+ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
DP84412N 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
DP84412N/A+ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
DP84412N/B+ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*