- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376836 > DP8441 PDF資料下載
參數(shù)資料
| 型號(hào)： | DP8441 |
| 文件頁數(shù)： | 24/46頁 |
| 文件大小： | 644K |
| 代理商： | DP8441 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
6.0 Refresh Modes
(Continued)
6.5 REFRESH TYPES
The DP8440/41 support RAS Only refresh and CAS-before-
RAS refresh. RAS only refresh can be programmed to be
staggered or non-staggered. Staggered refresh reduces
peak current requirements and system noise.
The DP8440/41 have a large enough refresh address coun-
ter for error scrubbing during refresh. If error scrubbing is
desired, the user must select the All RAS refresh option.
TL/F/11718–12
FIGURE 18. All RAS Refresh with 2Ts of RAS Low and Precharge.
All RAS refresh must be programmed when doing Error Scrubbing.
TL/F/11718–13
FIGURE 19. Staggered Refresh with 2Ts RAS low and Precharge.
Staggered refresh is good for noise sensitive systems.
Clearing the Refresh Counter and Refresh Clock:
The
user can clear the refresh counter by pulsing RFSH low for
two clocks while DISRFSH is negated. If RFSH is kept as-
serted for 500 ns, the refresh clock will also be cleared.
TL/F/11718–34
24
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DP84412J | DRAM Controller |
| DP84412N | DRAM Controller |
| DP8441VLJ | DRAM Controller |
| DP84422BN | DRAM Controller |
| DP84422J | DRAM Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DP84412J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412J/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84412N/B+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。