- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376836 > DP84422BN DRAM Controller PDF資料下載
參數(shù)資料
| 型號： | DP84422BN |
| 英文描述： | DRAM Controller |
| 中文描述： | DRAM控制器 |
| 文件頁數(shù)： | 25/46頁 |
| 文件大?。?/td> | 644K |
| 代理商： | DP84422BN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
7.0 Wait Support
The DP8440/41 provide full wait support for all types of
accesses. Through the DTACK output, the user can insert
wait states to provide the necessary time for completing a
memory access. The user needs to program how DTACK
will assert during Opening, Page or Burst accesses. The
user can program DTACK to assert from the rising edge of
clock or from the falling edge of clock.
7.1 OPENING ACCESS
Figures 20 and 21 show DTACK during opening accesses.
DTACK asserts for only one clock cycle. CAS negates from
the same clock edge DTACK negates. When programmed
in Normal Mode, RAS will negate after the programmed
RAS low time. When programmed in Page Mode, RAS will
stay asserted until there is a page miss.
TL/F/11718–14
FIGURE 20. DTACK Programmed to Assert from a Positive Edge of Clock
TL/F/11718–15
FIGURE 21. DTACK Programmed to Assert from a Negative Edge of Clock
25
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DP84422J | DRAM Controller |
| DP84422N | DRAM Controller |
| DP84432J | DRAM Controller |
| DP84432N | DRAM Controller |
| DP8472 | Floppy Disk Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DP84422J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84422J/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84422N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84422N/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| DP84422N/B+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。