DS3181/DS3182/DS3183/DS3184
378
Figure 14-2. DS3183 Pin Assignments—400-Lead TE-PBGA
Note: Green indicates VSS, Red indicates VDD, Yellow indicates system interface pins, and blank cells indicate no connect balls.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
A
VSS
VDD
RPOS1 VDD_RX3
RXN3
TXN3
TSOFO1 TLCLK1
TPDENO
1
RPDAT3 RCLKO3 RLCLK3 TCLKO3
TCLKI3
RNEG3
TADR[1]
TPRTY
TADR[0]
TEN*
VSS
B MODE
ROHSOF
1
RNEG1
TCLKI1
RXP3
TXP3
TSOFI1
RLCLK1 TPDAT1
TPDENO
3
RSER3
RSOFO3 RPDENI3 TNEG3
RPOS3
RST*
TMOD[0] TMOD[1] TDATA[9]
VDD
C GPIO[5] GPIO[6]
A[10]
TPOS1 TPDENI1 VDD_JA3
TOHSOF
1
TOHCLK1 RPDAT1 TPDAT3 TLCLK3 TSOFO3
TSER3
TPOS3
TADR[4]
TDATA[21
]
TDATA[19
]
TDATA[20
]
TDATA[25
]
TDATA[8]
D VDD_RX1 A[5]
A[9]
TNEG1
ROHCLK
1
RPDENI1 TCLKO1
TOH1
RCLKO1
ROH1
TOH3
TSOFI3 TPDENI3
ROHSOF
3
TADR[3]
TDATA[22
]
TDATA[26
]
TDATA[27
]
TDXA[4] TDXA[2]
E
A[1]
A[4]
A[8]
JTRST* TOHEN1
TSER1 VDD_TX3 RSOFO1 RSER1
ROH3
TOHCLK3
TOHSOF
3
ROHCLK
3
TOHEN3 TADR[2]
TDATA[23
]
RDATA[2
7]
RDATA[2
0]
TDXA[3] RDXA[4]
F RXN1
RXP1
JTCLK
JTMS
GPIO[1]
VDD
VSS
VDD
RDATA[3
1]
RDATA[2
6]
RDXA[3] RDXA[2]
TDATA[24
]
G VDD_JA1 A[3]
A[7]
JTDO
GPIO[2]
VDD
VSS
VDD
RDATA[3
0]
RDATA[2
5]
REN*
RDATA[1
9]
RDATA[1
7]
H
A[0]
A[2]
A[6]
VDD
VSS
VDD
RDATA[2
9]
RDATA[2
4]
RDATA[2
2]
RDATA[1
8]
RDATA[1
6]
J TXN1
TXP1
JTDI
VDD_TX1
D[15]
VSS
RDATA[2
8]
RDATA[2
3]
RDATA[2
1]
RERR
TSCLK
K CLKA
RDY*
RD*
WR*
VDD_CLA
D
VSS
TSPA
TDXA[1]
RVAL
RDXA[1]
RPRTY
L CLKB
CLKC
CS*
INT*
WIDTH
VSS
REOP
RSOX
RMOD[0] RMOD[1] RDATA[0]
M TXN2
TXP2
TEST*
VSS
RDATA[1
5]
RDATA[1
1]
RDATA[2] RDATA[1] RSCLK
N VDD_TX2 ALE
D[6]
D[11]
VDD_JA2
VDD
VSS
VDD
RDATA[1
4]
RDATA[1
0]
RDATA[5] RDATA[4] RDATA[3]
P
D[0]
D[2]
D[7]
D[12]
GPIO[4]
VDD
VSS
VDD
RDATA[1
3]
RDATA[9] RDATA[8] RDATA[7] RDATA[6]
R RXN2
RXP2
HIZ*
D[13]
GPIO[3]
VDD
VSS
VDD
RDATA[1
2]
TDATA[16
]
RADR[2] RADR[1] RADR[0]
T VDD_RX2 D[3]
D[8]
D[14]
TOHEN2
TSER2
RSOFO2 RSER2
TDATA[30
]
TDATA[17
]
TDATA[18
]
TDATA[1] RADR[4] RADR[3]
U
D[1]
D[4]
D[9]
TNEG2
ROHCLK
2
RPDENI2 TCLKO2
TOH2
RCLKO2
ROH2
TDATA[31
]
TDATA[29
]
TDATA[28
]
TDATA[6] TDATA[3] TDATA[0]
V GPIO[7] GPIO[8]
D[10]
TPOS2 TPDENI2
TOHSOF
2
TOHCLK2 RPDAT2
TEOP
TDATA[15
]
TDATA[12
]
TDATA[5] TDATA[4] TDATA[2]
W
VDD
D[5]
RNEG2
TCLKI2
TSOFI2
RLCLK2 TPDAT2
TSOX
TDATA[14
]
TDATA[11
]
TDATA[10
]
TDATA[7]
Y
VSS
ROHSOF
2
RPOS2
TSOFO2 TLCLK2
TPDENO
2
TSX
TERR
TDATA[13
]
VDD
VSS
Figure 14-3. DS3182 Pin Assignments—400-Lead TE-PBGA
Note: Green indicates VSS, Red indicates VDD, Yellow indicates system interface pins, and blank cells indicate no connect balls.
123456789
10
11
12
13
14
15
16
17
18
19
20
A VSS
VDD
RPOS1
TSOFO1
TLCLK1
TPDENO
1
TADR[1]
TPRTY
TADR[0]
TEN*
VSS
B MODE
ROHSOF
1
RNEG1
TCLKI1
TSOFI1
RLCLK1
TPDAT1
RST*
TMOD[0] TMOD[1] TDATA[9]
VDD
C GPIO[5] GPIO[6]
A[10]
TPOS1
TPDENI1
TOHSOF
1
TOHCLK1 RPDAT1
TADR[4]
TDATA[21
]
TDATA[19
]
TDATA[20
]
TDATA[25
]TDATA[8]
D VDD_RX1 A[5]
A[9]
TNEG1
ROHCLK
1
RPDENI1 TCLKO1
TOH1
RCLKO1
ROH1
TADR[3]
TDATA[22
]
TDATA[26
]
TDATA[27
]TDXA[4]
TDXA[2]
E
A[1]
A[4]
A[8]
JTRST*
TOHEN1
TSER1
RSOFO1
RSER1
TADR[2]
TDATA[23
]
RDATA[2
7]
RDATA[2
0]
TDXA[3]
RDXA[4]
F RXN1
RXP1
JTCLK
JTMS
GPIO[1]
VDD
VSS
VDD
RDATA[3
1]
RDATA[2
6]
RDXA[3]
RDXA[2]
TDATA[24
]
G VDD_JA1
A[3]
A[7]
JTDO
GPIO[2]
VDD
VSS
VDD
RDATA[3
0]
RDATA[2
5]
REN*
RDATA[1
9]
RDATA[1
7]
H
A[0]
A[2]
A[6]
VDD
VSS
VDD
RDATA[2
9]
RDATA[2
4]
RDATA[2
2]
RDATA[1
8]
RDATA[1
6]
J TXN1
TXP1
JTDI
VDD_TX1
D[15]
VSS
RDATA[2
8]
RDATA[2
3]
RDATA[2
1]
RERR
TSCLK
K CLKA
RDY*
RD*
WR*
VDD_CLA
D
VSS
TSPA
TDXA[1]
RVAL
RDXA[1]
RPRTY
L CLKB
CLKC
CS*
INT*
WIDTH
VSS
REOP
RSOX
RMOD[0] RMOD[1] RDATA[0]
M TXN2
TXP2
TEST*
VSS
RDATA[1
5]
RDATA[1
1]
RDATA[2] RDATA[1] RSCLK
N VDD_TX2 ALE
D[6]
D[11]
VDD_JA2
VDD
VSS
VDD
RDATA[1
4]
RDATA[1
0]
RDATA[5] RDATA[4] RDATA[3]
P
D[0]
D[2]
D[7]
D[12]
GPIO[4]
VDD
VSS
VDD
RDATA[1
3]
RDATA[9] RDATA[8] RDATA[7] RDATA[6]
R RXN2
RXP2
HIZ*
D[13]
GPIO[3]
VDD
VSS
VDD
RDATA[1
2]
TDATA[16
]
RADR[2] RADR[1] RADR[0]
T VDD_RX2 D[3]
D[8]
D[14]
TOHEN2
TSER2
RSOFO2
RSER2
TDATA[30
]
TDATA[17
]
TDATA[18
]
TDATA[1] RADR[4] RADR[3]
U
D[1]
D[4]
D[9]
TNEG2
ROHCLK
2
RPDENI2 TCLKO2
TOH2
RCLKO2
ROH2
TDATA[31
]
TDATA[29
]
TDATA[28
]
TDATA[6] TDATA[3] TDATA[0]
V GPIO[7] GPIO[8]
D[10]
TPOS2
TPDENI2
TOHSOF
2
TOHCLK2 RPDAT2
TEOP
TDATA[15
]
TDATA[12
]
TDATA[5] TDATA[4] TDATA[2]
W VDD
D[5]
RNEG2
TCLKI2
TSOFI2
RLCLK2
TPDAT2
TSOX
TDATA[14
]
TDATA[11
]
TDATA[10
]TDATA[7]
Y
VSS
ROHSOF
2
RPOS2
TSOFO2
TLCLK2
TPDENO
2
TSX
TERR
TDATA[13
]
VDD
VSS