- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384279 > EDD5116AFTA-7B-E (ELPIDA MEMORY INC) 512M bits DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDD5116AFTA-7B-E |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | 512M bits DDR SDRAM |
| 中文描述： | 32M X 16 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | ROHS COMPLIANT, PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 36/49頁 |
| 文件大小： | 567K |
| 代理商： | EDD5116AFTA-7B-E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
EDD5108AFTA, EDD5116AFTA
Data Sheet E0699E20 (Ver. 2.0)
36
READ to PRECHARGE Command Interval (same bank): To stop output data
A burst data output can be interrupted with a precharge command. All DQ pins and DQS pins become High-Z tHZP
(= CL) after the precharge command.
out0 out1
CK
/CK
DQ
DQS
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
tHZP
READ
NOP
NOP
High-Z
High-Z
PRE/PALL
READ to PRECHARGE Command Interval (same bank): To stop output data (CL = 2, BL = 2, 4, 8)
out0 out1
CK
/CK
DQ
DQS
Command
t1
t0
t2
t3
t4
t5
t6
t7
t8
High-Z
High-Z
tHZP
CL = 2.5
READ
NOP
NOP
PRE/PALL
READ to PRECHARGE Command Interval (same bank): To stop output data (CL = 2.5, BL = 2, 4, 8)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDD5116AFTA | 512M bits DDR SDRAM |
| EDD51321CBH | 512M bits DDR SDRAM |
| EDD51321CBH-6CTT-E | 512M bits DDR SDRAM |
| EDD51321CBH-7ETT-E | 512M bits DDR SDRAM |
| EDE1116ABSE-6E-E | 1G bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDD5116AFTA-H | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM High Quality Product |
| EDD5116AFTA-TI | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM WTR (Wide Temperature Range) |
| EDD5116AGTA | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5116AGTA-4 | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5116AGTA-4B-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。