- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384279 > EDE1116ABSE (Elpida Memory, Inc.) 1G bits DDR2 SDRAM PDF資料下載
參數(shù)資料
| 型號： | EDE1116ABSE |
| 廠商： | Elpida Memory, Inc. |
| 英文描述： | 1G bits DDR2 SDRAM |
| 中文描述： | 1克位DDR2 SDRAM內(nèi)存 |
| 文件頁數(shù)： | 14/82頁 |
| 文件大小： | 618K |
| 代理商： | EDE1116ABSE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
EDE1104ABSE, EDE1108ABSE, EDE1116ABSE
Data Sheet E0852E50 (Ver. 5.0)
14
AC Characteristics (TC = 0
°
C to +85
°
C, VDD, VDDQ = 1.8V
±
0.1V, VSS, VSSQ = 0V) [DDR2-800, 667]
New units tCK(avg) and nCK, are introduced in DDR2-800 and DDR2-667
tCK(avg): actual tCK(avg) of the input clock under operation.
nCK: one clock cycle of the input clock, counting the actual clock edges.
-8E
-6C, -6E
Frequency (Mbps)
800
667
Parameter
Symbol
min.
max.
min.
max.
Unit
Notes
/CAS latency
CL
5
5
4 (-6C)
5 (-6E)
12 (-6C)
15 (-6E)
12 (-6C)
15 (-6E)
57 (-6C)
60 (-6E)
450
5
nCK
Active to read or write command delay
tRCD
12.5
ns
Precharge command period
tRP
12.5
ns
Active to active/auto-refresh command time tRC
57.5
ns
DQ output access time from CK, /CK
tAC
400
+
400
+450
ps
10
DQS output access time from CK, /CK
tDQSCK
350
+
350
400
+400
ps
10
CK high-level width
tCH (avg) 0.48
0.52
0.48
0.52
tCK (avg) 13
CK low-level width
tCL(avg)
0.48
Min. (tCL(abs),
tCH(abs))
0.52
0.48
Min.(tCL(abs),
tCH(abs))
3000
0.52
tCK (avg) 13
CK half period
tHP
ps
6, 13
Clock cycle time
tCK (avg) 2500
8000
8000
ps
13
DQ and DM input hold time
tDH (base) 125
175
ps
5
DQ and DM input setup time
Control and Address input pulse width for
each input
DQ and DM input pulse width for each input tDIPW
tDS (base) 50
100
ps
4
tIPW
0.6
0.6
tCK (avg)
0.35
0.35
tCK (avg)
Data-out high-impedance time from CK,/CK tHZ
DQS, /DQS low-impedance time from
CK,/CK
DQ low-impedance time from CK,/CK
DQS-DQ skew for DQS and associated DQ
signals
DQ hold skew factor
tAC max.
tAC max. ps
10
tLZ (DQS) tAC min.
tAC max. tAC min.
tAC max. ps
10
tLZ (DQ)
2
×
tAC min.
tAC max. 2
×
tAC min.
tAC max. ps
10
tDQSQ
200
240
ps
tQHS
300
340
ps
7
DQ/DQS output hold time from DQS
DQS latching rising transitions to associated
clock edges
DQS input high pulse width
tQH
tHP – tQHS
tHP – tQHS
ps
8
tDQSS
0.25
+
0.25
0.25
+
0.25
tCK (avg)
tDQSH
0.35
0.35
tCK (avg)
DQS input low pulse width
tDQSL
0.35
0.35
tCK (avg)
DQS falling edge to CK setup time
tDSS
0.2
0.2
tCK (avg)
DQS falling edge hold time from CK
tDSH
0.2
0.2
tCK (avg)
Mode register set command cycle time
tMRD
2
2
nCK
Write postamble
tWPST
0.4
0.6
0.4
0.6
tCK (avg)
Write preamble
tWPRE
0.35
0.35
tCK (avg)
Address and control input hold time
tIH (base) 250
275
ps
5
Address and control input setup time
tIS (base) 175
200
ps
4
Read preamble
tRPRE
0.9
1.1
0.9
1.1
tCK (avg) 11
Read postamble
tRPST
0.4
0.6
0.4
0.6
tCK (avg) 12
Active to precharge command
tRAS
45
70000
45
70000
ns
Active to auto-precharge delay
tRAP
tRCD min.
tRCD min.
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDE1116ABSE-4A-E | 1G bits DDR2 SDRAM |
| EDE1116ABSE-5C-E | 1G bits DDR2 SDRAM |
| EDE2104ABSE | 2G bits DDR2 SDRAM |
| EDE2104ABSE-5C-E | 2G bits DDR2 SDRAM |
| EDE2104ABSE-6E-E | 2G bits DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDE1116ABSE-4A-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1G bits DDR2 SDRAM |
| EDE1116ABSE-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1G bits DDR2 SDRAM |
| EDE1116ABSE-6E-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1G bits DDR2 SDRAM |
| EDE1116ACBG | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1G bits DDR2 SDRAM |
| EDE1116ACBG-5C-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:1G bits DDR2 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。