
Table of Contents
élanSC520 Microcontroller Register Set Manual
xi
CHAPTER 17
REAL-TIME CLOCK REGISTERS
17.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-1
17.2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-1
RTC/CMOS RAM Index (RTCIDX). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-2
RTC/CMOS RAM Data Port (RTCDATA) . . . . . . . . . . . . . . . . . . . . . . . . .17-3
RTC Current Second (RTCCURSEC) . . . . . . . . . . . . . . . . . . . . . . . . . . .17-4
RTC Alarm Second (RTCALMSEC). . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-5
RTC Current Minute (RTCCURMIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-6
RTC Alarm Minute (RTCALMMIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-7
RTC Current Hour (RTCCURHR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-8
RTC Alarm Hour (RTCALMHR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-9
RTC Current Day of the Week (RTCCURDOW). . . . . . . . . . . . . . . . . . .17-10
RTC Current Day of the Month (RTCCURDOM) . . . . . . . . . . . . . . . . . .17-11
RTC Current Month (RTCCURMON) . . . . . . . . . . . . . . . . . . . . . . . . . . .17-12
RTC Current Year (RTCCURYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-13
RTC Control A (RTCCTLA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-14
RTC Control B (RTCCTLB) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-16
RTC Status C (RTCSTAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-18
RTC Status D (RTCSTAD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-20
General-Purpose CMOS RAM (114 bytes) (RTCCMOS). . . . . . . . . . . .17-21
17-1
CHAPTER 18
UART SERIAL PORT REGISTERS
18.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-1
18.2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-1
UART 1 General Control (UART1CTL). . . . . . . . . . . . . . . . . . . . . . . . . . .18-3
UART 2 General Control (UART2CTL). . . . . . . . . . . . . . . . . . . . . . . . . . .18-3
UART 1 General Status (UART1STA) . . . . . . . . . . . . . . . . . . . . . . . . . . .18-4
UART 2 General Status (UART2STA) . . . . . . . . . . . . . . . . . . . . . . . . . . .18-4
UART 1 FIFO Control Shadow (UART1FCRSHAD). . . . . . . . . . . . . . . . .18-5
UART 2 FIFO Control Shadow (UART2FCRSHAD). . . . . . . . . . . . . . . . .18-5
UART 2 Transmit Holding (UART2THR). . . . . . . . . . . . . . . . . . . . . . . . . .18-7
UART 1 Transmit Holding (UART1THR). . . . . . . . . . . . . . . . . . . . . . . . . .18-7
UART 2 Receive Buffer (UART2RBR) . . . . . . . . . . . . . . . . . . . . . . . . . . .18-8
UART 1 Receive Buffer (UART1RBR) . . . . . . . . . . . . . . . . . . . . . . . . . . .18-8
UART 2 Baud Clock Divisor Latch LSB (UART2BCDL) . . . . . . . . . . . . . .18-9
UART 1 Baud Clock Divisor Latch LSB (UART1BCDL) . . . . . . . . . . . . . .18-9
UART 2 Baud Clock Divisor Latch MSB (UART2BCDH) . . . . . . . . . . . .18-10
UART 1 Baud Clock Divisor Latch MSB (UART1BCDH) . . . . . . . . . . . .18-10
UART 2 Interrupt Enable (UART2INTENB) . . . . . . . . . . . . . . . . . . . . . .18-11
UART 1 Interrupt Enable (UART1INTENB) . . . . . . . . . . . . . . . . . . . . . .18-11
UART 2 Interrupt ID (UART2INTID) . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-12
UART 1 Interrupt ID (UART1INTID) . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-12
UART 2 FIFO Control (UART2FCR). . . . . . . . . . . . . . . . . . . . . . . . . . . .18-15
UART 1 FIFO Control (UART1FCR). . . . . . . . . . . . . . . . . . . . . . . . . . . .18-15
UART 2 Line Control (UART2LCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-17
UART 1 Line Control (UART1LCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-17
UART 2 Modem Control (UART2MCR) . . . . . . . . . . . . . . . . . . . . . . . . .18-19
UART 1 Modem Control (UART1MCR) . . . . . . . . . . . . . . . . . . . . . . . . .18-19
UART 2 Line Status (UART2LSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-21
UART 1 Line Status (UART1LSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-21
UART 2 Modem Status (UART2MSR) . . . . . . . . . . . . . . . . . . . . . . . . . .18-23
UART 1 Modem Status (UART1MSR) . . . . . . . . . . . . . . . . . . . . . . . . . .18-23
UART 2 Scratch Pad (UART2SCRATCH). . . . . . . . . . . . . . . . . . . . . . . .18-25
UART 1 Scratch Pad (UART1SCRATCH). . . . . . . . . . . . . . . . . . . . . . . .18-25
18-1