- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362657 > ELANSC520 (Advanced Micro Devices, Inc.) Microcontroller PDF資料下載
參數(shù)資料
| 型號： | ELANSC520 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Microcontroller |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 40/440頁 |
| 文件大?。?/td> | 6325K |
| 代理商： | ELANSC520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁
System Address Mapping Registers
2-8
élanSC520 Microcontroller Register Set Manual
Programming Notes
Each PARx register must be written as a full 32-bit doubleword.
The basic trade-off with setting the page size in a PARx register is the granularity of the memory region. The smaller
page size restricts the total size of the region, but allows the smaller granularity of 4 Kbytes. The larger 64-Kbyte
page size is an option when the total region size must be larger than 512 Kbytes, but this requires the pages to start
on 64-Kbyte boundaries.
If two PARx windows overlap, the lower-numbered PARx register’s target has priority. For example, if a memory or
I/O address falls within the windows defined by both the PAR4 register and the PAR 13 register, reads or writes to
that address go to the PAR4 register’s target, not the one defined in the PAR13 register.
If a PARx window overlaps the MMCR alias defined by the CBAR register (see page 2-9), the MMCR alias has
priority, with the following exception: if a PAR window is configured for PCI,
and
the CBAR register is programmed
to overlap with this PAR window,
and
the PAR window is placed below the top of DRAM, then the MMCR is not given
priority over the PCI access. This configuration could result in system errors due to concurrence of both PCI and
internal MMCR accesses.
PARx windows in the GP bus I/O space must not include any of the following direct-mapped register addresses:
CBAR (Port FFFCh), PCICFGADR (Port 0CF8h), or PCICFGDATA (Port 0CFCh). Also, the PARx window must not
overlap any direct-mapped I/O address belonging to an internal peripheral (i.e., GP bus DMA, PIC, PIT, system
control ports, RTC, or UART I/O registers).
When programming a PARx register for GP bus I/O space, it is best to start the space on a doubleword boundary.
If an unaligned byte region is specified for I/O access, the software that accesses the region must directly address
the correct byte or bytes. For example, if a PARx register is programmed for an I/O region starting at address xxx1h
(i.e., byte1 of the associated doubleword), then when the CPU performs a word or doubleword access, the entire
access is redirected to the PCI bus, and byte 1 is not accessed on the GP bus as programmed. In this case the byte
requested
must
be directly accessed by the CPU at I/O address xxx1h.
24
–
0
SZ_ST_ADR
[24
–
0]
Region Size/Start Address
This bit field, in conjunction with the PG_SZ bit, is used to specify the total region size and the
starting address of the programmed address space. This bit field is used in one of three ways:
For Memory Space Regions with 4-Kbyte Pages:
I
The PG_SZ bit is 0.
The SZ_ST_ADR[24
–
18] bit field is used to specify a memory space size of up to 128
pages, each 4 Kbytes in size, for a maximum PARx window size of 512 Kbytes. Pages start
on 4-Kbyte boundaries. (A value of 00h specifies one page; 7Fh specifies 128 pages.)
The SZ_ST_ADR[17
–
0] bit field is used to define the starting page of the region within the
memory address space. The SZ_ST_ADR[17
–
0] bit field is compared to internal Am5
x
86
CPU bus signals a29
–
a12.
For Memory Space Regions with 64-Kbyte Pages:
I
The PG_SZ bit is 1.
The SZ_ST_ADR[24
–
14] bit field is used to specify a memory space size of up to 2048
pages, each 64 Kbytes in size, for a maximum PARx window size of 128 Mbytes. Pages
start on 64-Kbyte boundaries. (A value of 000h specifies one page; 7FFh specifies 2048
pages.)
The S Z_ST_ADR[13
–
0] bit field is used to define the starting page of the region within the
memory address space. The SZ_ST_ADR[13
–
0] bit field is compared to internal Am5
x
86
CPU bus signals a29
–
a16.
For I/O Space Regions:
I
The PG_SZ bit is ignored.
The SZ_ST_ADR[24
–
16] bit field is used to specify an I/O space size of byte granularity,
for a total size up to 512 bytes. (A value of 000h specifies one byte; 1FFh specifies 512 bytes.)
The SZ_ST_ADR[15
–
0] bit field is used to define the starting address of the window within
the 64 -Kbyte I/O space. The SZ_ST_ADR[15
–
0] bit field is compared to internal Am5
x
86
CPU bus signals a15
–
a0.
Note:
If a larger window than the maximum size is required, multiple PARx registers can be
used.
I
I
I
I
I
I
Bit
Name
Function
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ELC-10PR | HIGH-DENSITY SIGNAL CONDITIONERS 10-PACK PULSE SCALER |
| ELFC | AM Ladder Filters for Surface Mounting |
| ELFC455D | AM Ladder Filters for Surface Mounting |
| ELFC455E | AM Ladder Filters for Surface Mounting |
| ELFC455F | AM Ladder Filters for Surface Mounting |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ELANSC520100AC | 制造商:Advanced Micro Devices 功能描述: |
| ELANSC520-100AC | 制造商:Advanced Micro Devices 功能描述:MCU 32-bit Elan RISC ROMLess 388-Pin BGA 制造商:Advanced Micro Devices 功能描述:PLASTIC BGA, CAVITY UP(BGA) - Trays 制造商:AMD (Advanced Micro Devices) 功能描述:MCU 32-bit Elan RISC ROMLess 388-Pin BGA |
| ELANSC520-100AD | 制造商:Advanced Micro Devices 功能描述:MCU 32-bit Elan RISC ROMLess 388-Pin BGA 制造商:AMD (Advanced Micro Devices) 功能描述:MCU 32-bit Elan RISC ROMLess 388-Pin BGA |
| ELANSC520-100AF | 制造商:Advanced Micro Devices 功能描述:Elansc520 microcontroller integrated 32-bit microcontroller with PC/AT-compatible peripherals, PCI host bridge 制造商:AMD (Advanced Micro Devices) 功能描述:Elansc520 microcontroller integrated 32-bit microcontroller with PC/AT-compatible peripherals, PCI host bridge |
| ELANSC520-100AI | 制造商:Advanced Micro Devices 功能描述:MCU 32-bit Elan RISC ROMLess 388-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。