
Table of Contents
élanSC520 Microcontroller Register Set Manual
xiii
LIST OF FIGURES
Figure 7-1 Examples of Bank Ending Address Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-8
Figure 7-2 ECC Check Bit and Data Bit Positions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-11
Figure 10-1 GP Bus Signal Timing Adjustment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-7
LIST OF TABLES
Table 0-1
Table 1-1
Table 1-2
Table 1-3
Table 1-4
Table 2-1
Table 2-2
Table 3-1
Table 3-2
Table 3-3
Table 4-1
Table 5-1
Table 6-1
Table 6-2
Table 6-3
Table 7-1
Table 7-2
Table 8-1
Table 9-1
Table 10-1 GP Bus MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-1
Table 10-2 GP Bus Echo Mode Minimum Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-2
Table 11-1 GP-DMA MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-1
Table 11-2 GP-DMA Direct-Mapped Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-2
Table 12-1 Programmable Interrupt Controller MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . .12-1
Table 12-2 Programmable Interrupt Controller Direct-Mapped Registers. . . . . . . . . . . . . . . . . . . .12-2
Table 12-3 Master PIC I/O Port 0020h Access Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-27
Table 12-4 Master PIC I/O Port 0020h Access Summary (Same as Table 12-3). . . . . . . . . . . . .12-29
Table 12-5 Master PIC I/O Port 0020h Access Summary (Same as Table 12-3). . . . . . . . . . . . .12-31
Table 12-6 Slave 2 PIC I/O Port 0024h Access Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-40
Table 12-7 Slave 2 PIC I/O Port 0024h Access Summary (Same as Table 12-6) . . . . . . . . . . . .12-42
Table 12-8 Slave 2 PIC I/O Port 0024h Access Summary (Same as Table 12-6) . . . . . . . . . . . .12-44
Table 12-9 Slave 1 PIC I/O Port 00A0h Access Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-52
Table 12-10Slave 1 PIC I/O Port 00A0h Access Summary (Same as Table 12-9) . . . . . . . . . . . .12-54
Table 12-11Slave 1 PIC I/O Port 00A0h Access Summary (Same as Table 12-9) . . . . . . . . . . . .12-56
Table 13-1 Programmable Interval Timer Direct-Mapped Registers. . . . . . . . . . . . . . . . . . . . . . . .13-1
Table 13-2 PIT Counter Mode Settings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-9
Table 14-1 General-Purpose Timer MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14-1
Table 15-1 Software Timer MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15-1
Table 16-1 Watchdog Timer MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16-1
Table 16-2 Watchdog Timer Exponent Selections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16-3
Table 17-1 Real-Time Clock Direct-Mapped Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-1
Table 17-2 Real-Time Clock Indexed Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17-1
Table 18-1 UART MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-1
Table 18-2 UART Direct-Mapped Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-1
Table 18-3 Baud Rates, Divisors, and Clock Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-9
Table 18-4 UART Interrupt Identification and Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-13
Table 18-5 UART Interrupt Programming Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18-14
Table 19-1 SSI MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-1
Table 19-2 SSI Clock Speed Selections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19-2
Table 20-1 Programmable I/O MMCR Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-1
Table 20-2 PIO Register Programming Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20-2
Documentation Notation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xviii
Memory-Mapped Configuration Region (MMCR) Registers (By Offset). . . . . . . . . . . . .1-2
Direct-Mapped I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-7
PCI Indexed Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-11
Real-Time Clock Indexed Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-11
System Address Mapping MMCR Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
System Address Mapping Direct-Mapped Register . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
Reset Generation MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1
Reset Generation Direct-Mapped Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1
Microcontroller Reset Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-6
Am5
x
86 CPU MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-1
System Arbiter MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-1
PCI Bus Host Bridge MMCR Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1
PCI Bus Host Bridge Direct-Mapped Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
PCI Bus Host Bridge Indexed Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
SDRAM Controller MMCR Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-1
Example ECC Check Codes and Associated Data. . . . . . . . . . . . . . . . . . . . . . . . . . . .7-13
Write Buffer and Read Buffer MMCR Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1
ROM Controller MMCR Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-1