Notes to Tables 43 through 48: (1) This parameter is measured withou" />
參數(shù)資料
型號: EP20K200EQC240-3
廠商: Altera
文件頁數(shù): 99/117頁
文件大小: 0K
描述: IC APEX 20KE FPGA 200K 240-PQFP
產(chǎn)品培訓模塊: Three Reasons to Use FPGA's in Industrial Designs
標準包裝: 24
系列: APEX-20K®
LAB/CLB數(shù): 832
邏輯元件/單元數(shù): 8320
RAM 位總計: 106496
輸入/輸出數(shù): 168
門數(shù): 404000
電源電壓: 1.71 V ~ 1.89 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 240-BFQFP
供應商設備封裝: 240-PQFP(32x32)
其它名稱: 544-1095
82
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Notes to Tables 43 through 48:
(1)
This parameter is measured without using ClockLock or ClockBoost circuits.
(2)
This parameter is measured using ClockLock or ClockBoost circuits.
Tables 49 through 54 describe fMAX LE Timing Microparameters, fMAX
ESB Timing Microparameters, fMAX Routing Delays, Minimum Pulse
Width Timing Parameters, External Timing Parameters, and External
Bidirectional Timing Parameters for EP20K30E APEX 20KE devices.
Table 49. EP20K30E fMAX LE Timing Microparameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tSU
0.01
0.02
ns
tH
0.11
0.16
0.23
ns
tCO
0.32
0.45
0.67
ns
tLUT
0.85
1.20
1.77
ns
相關PDF資料
PDF描述
A42MX24-2TQG176I IC FPGA MX SGL CHIP 36K 176-TQFP
AT24C1024BY7-YH25-T IC EEPROM 1MBIT 1MHZ 8UDFN
HMC50DRTN-S93 CONN EDGECARD 100PS DIP .100 SLD
HMC50DRTH-S93 CONN EDGECARD 100PS DIP .100 SLD
HMC50DREN-S93 CONN EDGECARD 100PS .100 EYELET
相關代理商/技術參數(shù)
參數(shù)描述
EP20K200EQC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K200EQC240-3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 832 Macro 168 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K200EQI208-1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K200EQI208-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K200EQI208-1X 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA