- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19837 > EPM7256SRI208-10 (Altera)IC MAX 7000 CPLD 256 208-RQFP PDF資料下載
參數(shù)資料
| 型號： | EPM7256SRI208-10 |
| 廠商： | Altera |
| 文件頁數(shù)： | 12/66頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MAX 7000 CPLD 256 208-RQFP |
| 產(chǎn)品變化通告： | Package Change 30/Jun/2010 |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 宏單元數(shù)： | 256 |
| 門數(shù)： | 5000 |
| 輸入/輸出數(shù)： | 164 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 208-RQFP（28x28） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2070 EPM7256SRI208-10-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
2
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
...and More
Features
■
Open-drain output option in MAX 7000S devices
■
Programmable macrocell flipflops with individual clear, preset,
clock, and clock enable controls
■
Programmable power-saving mode for a reduction of over 50% in
each macrocell
■
Configurable expander product-term distribution, allowing up to
32 product terms per macrocell
■
44 to 208 pins available in plastic J-lead chip carrier (PLCC), ceramic
pin-grid array (PGA), plastic quad flat pack (PQFP), power quad flat
pack (RQFP), and 1.0-mm thin quad flat pack (TQFP) packages
■
Programmable security bit for protection of proprietary designs
■
3.3-V or 5.0-V operation
–MultiVoltTM I/O interface operation, allowing devices to
interface with 3.3-V or 5.0-V devices (MultiVolt I/O operation is
not available in 44-pin packages)
–
Pin compatible with low-voltage MAX 7000A and MAX 7000B
devices
■
Enhanced features available in MAX 7000E and MAX 7000S devices
–
Six pin- or logic-driven output enable signals
–
Two global clock signals with optional inversion
–
Enhanced interconnect resources for improved routability
–
Fast input setup times provided by a dedicated path from I/O
pin to macrocell registers
–
Programmable output slew-rate control
■
Software design support and automatic place-and-route provided by
Altera’s development system for Windows-based PCs and Sun
SPARCstation, and HP 9000 Series 700/800 workstations
Table 2. MAX 7000S Device Features
Feature
EPM7032S
EPM7064S
EPM7128S
EPM7160S
EPM7192S
EPM7256S
Usable gates
600
1,250
2,500
3,200
3,750
5,000
Macrocells
32
64
128
160
192
256
Logic array
blocks
24
8
10
12
16
Maximum
user I/O pins
36
68
100
104
124
164
tPD (ns)
5
6
7.5
tSU (ns)
2.9
3.4
4.1
3.9
tFSU (ns)
2.5
3
tCO1 (ns)
3.2
4
3.9
4.7
fCNT (MHz)
175.4
147.1
149.3
125.0
128.2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-2WX-CY-F2 | CONVERTER MOD DC/DC 5.2V 50W |
| TAP105M035HSB | CAP TANT 1UF 35V 20% RADIAL |
| ABM30DTAS | CONN EDGECARD 60POS R/A .156 SLD |
| EPM7512AETC144-12N | IC MAX 7000 CPLD 512 144-TQFP |
| ISL61851DIBZ | IC USB PWR CTRLR DUAL 8SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7256SRI208-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 164 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256WC208-20 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7256WC208-25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7384AEFC256-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| EPM7384AEFC256-12 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。