25/" />
參數(shù)資料
型號： EVAL-ADAU1966Z
廠商： Analog Devices Inc
文件頁數(shù)： 50/52頁
文件大小： 0K
描述： BOARD EVAL FOR ADAU1966
標(biāo)準(zhǔn)包裝： 1
DAC 的數(shù)量： 16
位數(shù)： 24
采樣率（每秒）： 192k
數(shù)據(jù)接口： I²S，串行，SPI?
DAC 型： 電壓
工作溫度： -40°C ~ 105°C
已供物品： 板
已用 IC / 零件： ADAU1966
Data Sheet
ADAU1966
Rev. D | Page 7 of 52
Parameter
Mode
Factor
Min
Typ
Max
Unit
Propagation Delay
48 kHz mode, typical at 48 kHz
25/fS
521
s
96 kHz mode, typical at 96 kHz
11/fS
115
s
192 kHz mode, typical at 192 kHz
8/fS
42
s
192 kHz low delay mode, typical at 192 kHz
2/fS
10
s
TIMING SPECIFICATIONS
40°C < TA < +105°C, DVDD = 2.5 V ± 10%.
Table 7.
Parameter
Description
Min
Typ
Max
Unit
INPUT MASTER CLOCK (MCLK) AND RESET
tMH
MCLK duty cycle, DAC clock source = PLL clock at
256 × fS, 384 × fS, 512 × fS, and 768 × fS
40
60
%
tMH
DAC clock source = direct MCLK at 512 × fS (bypass
on-chip PLL)
40
60
%
fMCLK
MCLKI frequency, PLL mode
6.9
40.5
MHz
fMCLK
Direct MCLK 512 × fS mode
27.1
MHz
fBCLK
DBCLK frequency, PLL mode
27.0
MHz
tPDR
Low
15
ns
tPDRR
Recovery, reset to active output
300
ms
PLL
Lock Time
MCLK input
10
ms
Lock Time
DLRCLK input
50
ms
256 × fS VCO Clock, Output Duty Cycle, MCLKO Pin
40
60
%
SPI PORT
tCCH
CCLK high
35
ns
tCCL
CCLK low
35
ns
fCCLK
CCLK frequency, fCCLK = 1/tCCP; only tCCP shown in Figure 17
10
MHz
tCDS
CDATA setup, time to CCLK rising
10
ns
tCDH
CDATA hold, time from CCLK rising
10
ns
tCLS
CLATCH setup, time to CCLK rising
10
ns
tCLH
CLATCH hold, time from CCLK falling
10
ns
tCLHIGH
CLATCH high, not shown in Figure 17
10
ns
tCOE
COUT enable from CCLK falling
30
ns
tCOD
COUT delay from CCLK falling
30
ns
tCOH
COUT hold from CCLK falling, not shown in Figure 17
30
ns
tCOTS
COUT tristate from CCLK falling
30
ns
I2C
fSCL
SCL clock frequency
400
kHz
tSCLL
SCL low
1.3
s
tSCLH
SCL high
0.6
s
tSCS
Setup time (start condition), relevant for repeated start
condition
0.6
s
tSCH
Hold time (start condition), first clock generated after
this period
0.6
s
tSSH
Setup time (stop condition)
0.6
s
tDS
Data setup time
100
ns
tSR
SDA and SCL rise time
300
ns
tSF
SDA and SCL fall time
300
ns
tBFT
Bus-free time between stop and start
1.3
s
相關(guān)PDF資料
PDF描述
VI-J4N-EZ CONVERTER MOD DC/DC 18.5V 25W
AD680JRZ-REEL7 IC VREF SERIES PREC 2.5V 8-SOIC
94SVP157X0020F12 CAP ALUM 150UF 20V 20% SMD
RMM06DSEI-S243 CONN EDGECARD 12POS .156 EYELET
R-723.3D CONV DC/DC 2A 4.5-28VIN 3.3V
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EVAL-ADAU1966Z 制造商:Analog Devices 功能描述:ADAU1966, DAC, SIGMA DELTA, SPI, I2C, EV
EVAL-ADAU1978Z 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad Analog-to-Digital Converter (ADC)
EVAL-ADAU7002Z 功能描述:音頻 IC 開發(fā)工具 ADAU7002 EVALUATION BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
EVAL-ADAV400EBZ 制造商:Analog Devices 功能描述:Evaluation Board For Audio Codec With Embedded Sigmadsp Processor 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C - Bulk
EVAL-ADAV4422EBZ 功能描述:BOARD EVALUATION FOR ADAV4422 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:Advantiv® 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*