- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370621 > HM5264805FTT-A60 (Hitachi,Ltd.) 64M LVTTL interface SDRAM 133 MHz/100 MHz PDF資料下載
參數(shù)資料
| 型號： | HM5264805FTT-A60 |
| 廠商： | Hitachi,Ltd. |
| 英文描述： | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
| 中文描述： | 6400 LVTTL接口SDRAM的133 MHz/100 MHz的 |
| 文件頁數(shù)： | 6/67頁 |
| 文件大?。?/td> | 870K |
| 代理商： | HM5264805FTT-A60 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁
HM5264165F/HM5264805F/HM5264405F-75/A60/B60
6
Block Diagram
(HM5264165F)
Column address
counter
Column address
buffer
Row address
buffer
Refresh
counter
A0 to A13
A0 to A13
DQ0 to DQ15
Input
buffer
Output
buffer
Control logic &
timing generator
Row decoder
S
C
Memory array
C
C
C
R
C
W
D
/
A0 to A7
Bank 0
4096 row
X 256 column
X 16 bit
Row decoder
S
C
Memory array
Bank 1
4096 row
X 256 column
X 16 bit
Row decoder
S
C
Memory array
Bank 2
4096 row
X 256 column
X 16 bit
Row decoder
S
C
Memory array
Bank 3
4096 row
X 256 column
X 16 bit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HM5264405FTT-A60 | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
| HM5264165FTT-B60 | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
| HM5264805FTT-B60 | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
| HM5264405FTT-B60 | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
| HM5264805FLTT-B60 | 64M LVTTL interface SDRAM 133 MHz/100 MHz |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HM5264805FTT-B60 | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:64M LVTTL interface SDRAM 133 MHz/100 MHz |
| HM5264805LTT-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM |
| HM5264805LTT-80 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM |
| HM5264805LTT-B60 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM |
| HM5264805TT-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。