參數(shù)資料
型號(hào)： ICS810001DK-21LF
廠(chǎng)商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 16/19頁(yè)
文件大?。?/td> 0K
描述： IC CLK GEN SYNC VCXO DL 32VFQFN
標(biāo)準(zhǔn)包裝： 490
系列： HiPerClockS™, FemtoClock™
類(lèi)型： 時(shí)鐘/頻率發(fā)生器，轉(zhuǎn)換器，抖動(dòng)衰減器，多路復(fù)用器
PLL： 是
主要目的： 視頻
輸入： LVCMOS，LVTTL
輸出： LVCMOS，LVTTL
電路數(shù)： 1
比率 - 輸入:輸出： 2:1
差分 - 輸入:輸出： 無(wú)/無(wú)
頻率 - 最大： 175MHz
電源電壓： 3.135 V ~ 3.465 V
工作溫度： 0°C ~ 70°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 32-VFQFN 裸露焊盤(pán)
供應(yīng)商設(shè)備封裝： 32-VFQFPN 裸露焊盤(pán)（4x4）
包裝： 托盤(pán)
其它名稱(chēng)： 800-2276
ICS810001DK-21LF-ND
ICS810001DK-21 REVISION B APRIL 13, 2010
6
2010 Integrated Device Technology, Inc.
ICS810001-21 Data Sheet
FEMTOCLOCK DUAL VCXO VIDEO PLL
Table 3D. CLK_SEL Function Table
Table 3E. MR Master Reset Function Table
Table 3F. FemtoCLock PLL Feedback Divider Function Table
Table 3G. PLL Output Divider Function Table
Table 3H. PLL BYPASS Logic Function Table
Input
Operation
CLK_SEL
0 (default)
Selects CLK0 as PLL reference input.
1
Selects CLK1 as PLL reference input.
Input
Operation
MR
0 (default)
Normal operation, internal dividers and the output Q are enabled.
1
Internal dividers are reset. Q output is in logic low state (with OE = 1).
Input
Operation
MF
0 (default)
Selects MF = 22. The 2nd stage PLL (FemtoClock. multiplies the output frequency of the VCXO-PLL by 22.
1
Selects MF = 24. The 2nd stage PLL (FemtoClock. multiplies the output frequency of the VCXO-PLL by 24.
Input
Operation
N1
N0
0 (default)
Output divider N = 4.
0
1
Output divider N = 8.
1
0
Output divider N = 12.
1
Output divider N = 18.
Input
Operation
nBP1
nBP0
00
VCXO-PLL mode: The input reference frequency is divided by the pre-divider P and is multiplied by the
VCXO-PLL. fOUT = (fREF ÷ P) * M.
01
Test mode: The input reference frequency is divided by the pre-divider P and the output divider N and
bypasses both PLLs. fOUT = fREF ÷ (P * N).
10
FemtoClock Mode: The input reference frequency is divided by the pre-divider P multiplied by the 2nd PLL
(FemtoClock, MF). The 1st PLL (VCXO-PLL, M) is bypassed. This mode does not support jitter
attenuatiion. fOUT = (fREF ÷ P) * MF ÷ N.
1 (default)
Dual PLL Mode: both PLLs are cascaded for jitter attenuation and frequency multiplication.
fOUT = (fREF ÷ P) * M * MF ÷ N.
相關(guān)PDF資料
PDF描述
VE-J4M-MX-F4 CONVERTER MOD DC/DC 10V 75W
VE-J4M-MX-F3 CONVERTER MOD DC/DC 10V 75W
VE-2V3-MX-F4 CONVERTER MOD DC/DC 24V 75W
ICS874001AGI-05LF IC PCI EXPRSS/JITT ATTEN 20TSSOP
MS27508E22B1S CONN RCPT 100POS BOX MNT W/SCKT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS810001DK-21LFT 功能描述:IC CLK GEN SYNC VCXO DL 32VFQFN RoHS:是 類(lèi)別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專(zhuān)用 系列:HiPerClockS™, FemtoClock™ 標(biāo)準(zhǔn)包裝:1,500 系列:- 類(lèi)型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱(chēng):93786AFT
ICS810-06 制造商:ICS 制造商全稱(chēng):ICS 功能描述:VCXO-TO-6 LVCMOS OUTPUTS
ICS81006AK 制造商:ICS 制造商全稱(chēng):ICS 功能描述:VCXO-TO-6 LVCMOS OUTPUTS
ICS81006AKI 制造商:ICS 制造商全稱(chēng):ICS 功能描述:VCXO-TO-6 LVCMOS OUTPUTS
ICS81006AKILF 功能描述:IC VCXO TO 6 LVCMOS OUT 20VFQFPN RoHS:是 類(lèi)別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標(biāo)準(zhǔn)包裝:1,000 系列:- 類(lèi)型:時(shí)鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類(lèi)型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱(chēng):844S012AKI-01LFT
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*