- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360788 > ICSSSTUBF32866Az(LF)T 25-Bit Configurable Registered Buffer for DDR2 PDF資料下載
參數(shù)資料
| 型號： | ICSSSTUBF32866Az(LF)T |
| 英文描述： | 25-Bit Configurable Registered Buffer for DDR2 |
| 中文描述： | 25位可配置的注冊緩沖DDR2內(nèi)存 |
| 文件頁數(shù)： | 7/28頁 |
| 文件大?。?/td> | 308K |
| 代理商： | ICSSSTUBF32866AZ(LF)T |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
7
ICSSSTUBF32866A
Advance Information
1240—07/17/06
2. Device standard (cont'd)
D
CK
R
G2
RST
J1
CK
H1
CK
Parity
Generator
22
22
D2
A2
D2D3,
D5D6,
D8D25
D2D3,
D5D6,
D8D25
LPS0
D2D3,
D5D6,
D8-D25
VREF
22
PAR_IN
G1
1
0
22
R
CK
2Bit
Counter
A3, T3
0
1
C0
G6
C1
G5
LPS1
(internal node)
CE
D
CK
R
D
CK
R
D
CK
R
D
CK
R
0
1
CE
Q
Q
Q
Q
Q
Q2 Q3,
Q5 Q6,
Q8 Q25
(internal node)
PPO
QERR
Figure 6
Parity logic diagram for 1:1 register configuration (positive logic): C0=0, C1=0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICSSSTUF32864A | 25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864AYHLF-T | 25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTV16857CG-T | DDR 14-Bit Registered Buffer |
| ICSSSTV16857yG-T | DDR 14-Bit Registered Buffer |
| ICSSSTV16859CG-T | DDR 13-Bit to 26-Bit Registered Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICSSSTUF32864A | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTUF32864AYHLF-T | 制造商:ICS 制造商全稱:ICS 功能描述:25-Bit Configurable Registered Buffer for DDR2 |
| ICSSSTV16857 | 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer |
| ICSSSTV16857CG-T | 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer |
| ICSSSTV16857YG-T | 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。