Figure 34. T1/J1 Receive Multiplexed Mode - Functional Timing Example " />
參數(shù)資料
型號: IDT82V2108PX
廠商: IDT, Integrated Device Technology Inc
文件頁數(shù): 253/292頁
文件大小: 0K
描述: IC FRAMER T1/J1/E1 8CH 128-PQFP
標準包裝: 11
控制器類型: T1/E1/J1 調(diào)幀器
接口: 并聯(lián)
電源電壓: 2.97 V ~ 3.63 V
電流 - 電源: 160mA
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 128-BFQFP
供應(yīng)商設(shè)備封裝: 128-PQFP(14x20)
包裝: 托盤
其它名稱: 82V2108PX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁當前第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
53
March 5, 2009
Figure 34. T1/J1 Receive Multiplexed Mode - Functional Timing Example 2
3.11.2.4
Parity Check
In all the above modes except for the Receive Clock Slave Frac-
tional T1/J1 mode, if the RPRTYE (b0, T1/J1-002H) is logic 1, parity
check will be conducted over the bits in the previous frame and the
result is inserted into the F-bit on the RSDn/MRSD and RSSIGn/MRS-
SIG pins. The even parity or odd parity is chosen by the RPTYP (b1, T1/
J1-002H) and whether the F-bit is calculated or not is determined by the
PTY_EXTD (b3, T1/J1-002H).
3.11.2.5
Offset
When the system clock rate is 2.048MHz (in Receive Clock Slave
T1/J1 mode E1 rate mode) or 8.192MHz (in Receive Multiplexed mode),
channel offset and/or bit offset between RSCFS and the start of the cor-
responding frame on RSDn/MRSD (and RSSIGn/MRSSIG) can be con-
figured. Bit offset is disabled when the CMS (b4, T1/J1-078H) is logic 1.
The channel offset is configured in the TSOFF[6:0] (b6~0, T1/J1-
077H). The TSOFF[6:0] (b6~0, E1-013H) give a binary representation.
Enabled by the BOFF_EN (b3, T1/J1-078H), the bit offset is config-
ured in the BOFF[2:0] (b2~0, T1/J1-078H). The bit offset follows the
Concentration Highway Interface (CHI) specification (refer to Table 25).
The CET (clock edge transmit) is counted from the active edge of
RSCFS/MRSCFS (refer to the example in Figure 34). The pulse on
RSFSn/MRSFS and the signal on RSSIGn/MRSSIG (if it exists) are
aligned to RSDn/MRSD.
When the RSD_RSCFS_EDGE (b5, T1/J1-078H) is logic 0:
F
Framer1_CH1
45
6
12
3
8
7
F
P
8
7
B
A
D
C
P
D
C
P
F
Framer1_CH1
45
6
12
3
8
7
F
P
8
7
B
A
D
C
P
D
C
P
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
X
XX
MRSCCK
MRSCFS
MRSFS
MRSD
MRSSIG
MRSFS
MRSD
MRSSIG
The CMS (b4, T1/J1-078H) is logic 1, i.e., the bankplane clock rate is 16.384Mbit/s.
The RSCCKRISE(b0, T1/J1-003H) is logic 1 and the RSCFSFALL (b1, T1/J1-003H) is logic 1.
In this example, Framer1 to Frame4 are supposed to be multiplexed to one multiplexed bus.
The TSOFF[6:0] of Framer1 are set to 7'b0000000, the TSOFF[6:0] of Framer2 are set to 7'b0000001, the TSOFF[6:0] of Framer3
are set to 7'b0000010, the TSOFF[6:0] of Framer4 are set to 7'b0000011, the BOFF_EN of the four Framers are set to logic 0:
When the RSD_RSCFS_EDGE (b5, T1/J1-078H) is logic 1:
F-bit
Parity
bit
Framer1
F-bit
Parity
bit
Framer2
F-bit
Parity
bit
Framer3
Parity
bit
Framer4
F-bit
Parity
bit
Framer1
F-bit
Parity
bit
Framer2
F-bit
Parity
bit
Framer3
Parity
bit
Framer4
F-bit
(The 'X' represents the filled bits and has no meaning.)
Table 25: Receive System Interface Bit Offset
RSCFSFALL
(b1, T1/J1-003)
RSCCKRISE
(b0, T1/J1-003H)
BOFF[2:0] (b2~0, T1/J1-078H)
000
001
010
011
100
101
110
111
1
0
2
4
6
8
10
12
14
16
CET
1
3579
11
13
15
0
1
3579
11
13
15
0
1
2
4
6
8
10
12
14
16
相關(guān)PDF資料
PDF描述
VE-2TP-IX-S CONVERTER MOD DC/DC 13.8V 75W
VE-2TN-IX-S CONVERTER MOD DC/DC 18.5V 75W
PIC16LF1904-E/P MCU 7KB FLASH 256B RAM 40PDIP
IDT82V2108PXG8 IC FRAMER T1/J1/E1 8CH 128-PQFP
IDT82V2108PX8 IC FRAMER T1/J1/E1 8CH 128-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT82V2108PX8 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2108PXG 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2108PXG8 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2604 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604
IDT82V2604BB 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標準包裝:3,000 系列:- 應(yīng)用:PDA,便攜式音頻/視頻,智能電話 接口:I²C,2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤(4x4) 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2