參數(shù)資料
型號(hào): IDT82V2108PX
廠商: IDT, Integrated Device Technology Inc
文件頁(yè)數(shù): 79/292頁(yè)
文件大?。?/td> 0K
描述: IC FRAMER T1/J1/E1 8CH 128-PQFP
標(biāo)準(zhǔn)包裝: 11
控制器類型: T1/E1/J1 調(diào)幀器
接口: 并聯(lián)
電源電壓: 2.97 V ~ 3.63 V
電流 - 電源: 160mA
工作溫度: -40°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 128-BFQFP
供應(yīng)商設(shè)備封裝: 128-PQFP(14x20)
包裝: 托盤
其它名稱: 82V2108PX
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)當(dāng)前第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Pin Description
7
March 5, 2009
RSFS[1] / MRSFS[1]
RSFS[2] / MRSFS[2]
RSFS[3]
RSFS[4]
RSFS[5]
RSFS[6]
RSFS[7]
RSFS[8]
Output
95
90
87
82
79
76
71
68
D9
D11
E11
G12
H12
J12
L12
J10
RSFS[1:8]: Receive Side System Frame Pulse for Framer 1 ~ 8
In E1 mode, RSFSn can be configured to indicate the beginning of Basic Frame, or CRC Multi-Frame or/and Signal-
ing Multi-Frame for data stream on RSDn. When configured for the Basic Frame, RSFSn will pulse high/low during
the first bit of each Basic Frame. When configured for CRC Multi-Frame, RSFSn will pulse during the first bit of the
first frame of the CRC Multi-Frame. When configured for the Signaling Multi-Frame, RSFSn will pulse during the
first bit of the first frame of the Signaling Multi-Frame. When configured to indicate both Signaling and CRC Multi-
Frame, RSFSn will go high/low on the first bit of the first frame of the Signaling Multi-Frame and go the opposite
after the first bit of the first frame of the CRC Multi-Frame.
In T1/J1 mode, RSFSn can be configured to indicate each F-bit, or the first F-bit of every 12-frame SFs / every 24-
frame ESFs. RSFSn pulses during the above F-bit.
In both E1 and T1/J1 modes, when Receive Clock Master mode is active, RSFSn is updated on the active edge of
the corresponding RSCKn. When Receive Clock Slave mode is active, RSFSn is updated on the active edge of
RSCCK.
MRSFS[1:2]: Multiplexed Receive Side System Frame Pulse
When the multiplexed bus structure is configured, the signals on these pins indicate the beginning of a multiplexed
frame. MRSFS[1:2] are updated on the active edge of MRSCCK.
RSCCK / MRSCCK
Input
120
A5
RSCCK: Receive Side System Common Clock
RSCCK is used only in Receive Clock Slave mode. In E1 mode, it is a 2.048 or 4.096 MHz clock. In T1 mode, it is a
1.544 or 2.048 or 4.096 MHz clock. In Receive Clock Slave RSCK Reference mode, RSDn and RSFSn are updated
and RSCFS is sampled on the active edge of RSCCK. In Receive Clock Slave External Signaling mode, RSDn,
RSFSn and RSSIGn are updated and RSCFS is sampled on the active edge of RSCCK.
MRSCCK: Multiplexed Receive Side System Common Clock
When the multiplexed bus structure is configured, MRSCCK is an 8.192 or 16.384 MHz clock for the receive system
multiplexed bus. MRSCFS is sampled and MRSD[1:2], MRSFS[1:2] and MRSSIG[1:2] are updated on the active
edge of MRSCCK.
RSCFS / MRSCFS
Input
119
B5
RSCFS: Receive Side System Common Frame Pulse
In Receive Clock Slave mode, RSCFS can be selected as a frame alignment reference. It is asserted on the
request of each Basic Frame or each Multi-Frame in E1 mode, or it is asserted on the request of F-bit in T1/J1
mode. RSCFS is sampled on the active edge of RSCCK.
MRSCFS: Multiplexed Receive Side System Common Frame Pulse
When the multiplexed bus structure is configured, the signal on this pin aligns the multiplexed frame to the back-
plane timing. MRSCFS is sampled on the active edge of MRSCCK.
TSD[1] / MTSD[1]
TSD[2] / MTSD[2]
TSD[3]
TSD[4]
TSD[5]
TSD[6]
TSD[7]
TSD[8]
Input
115
113
111
109
105
103
101
99
B7
D6
A8
D7
B9
A11
A12
B11
TSD[1:8]: Transmit Side System Data for Framer 1 ~ 8
The data streams from the system backplane are input on these pins.
In Transmit Clock Master mode, TSDn is sampled on the active edge of the corresponding LTCKn.
In Transmit Clock Slave mode, TSDn is sampled on the active edge of TSCCKB.
MTSD[1:2]: Multiplexed Transmit Side System Data
When the multiplexed bus structure is configured, the data stream from the backplane is carried on the multiplexed
bus for the selected framers. MTSD[1:2] are sampled on the active edge of MTSCCKB.
Name
Type
Pin No.
Description
PQFP PBGA
相關(guān)PDF資料
PDF描述
VE-2TP-IX-S CONVERTER MOD DC/DC 13.8V 75W
VE-2TN-IX-S CONVERTER MOD DC/DC 18.5V 75W
PIC16LF1904-E/P MCU 7KB FLASH 256B RAM 40PDIP
IDT82V2108PXG8 IC FRAMER T1/J1/E1 8CH 128-PQFP
IDT82V2108PX8 IC FRAMER T1/J1/E1 8CH 128-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT82V2108PX8 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2108PXG 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2108PXG8 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN(6x6) 包裝:* 其它名稱:Q6396337A
IDT82V2604 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604
IDT82V2604BB 功能描述:IC INVERSE MUX 4CH ATM 208-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 專用 系列:- 標(biāo)準(zhǔn)包裝:3,000 系列:- 應(yīng)用:PDA,便攜式音頻/視頻,智能電話 接口:I²C,2 線串口 電源電壓:1.65 V ~ 3.6 V 封裝/外殼:24-WQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-QFN 裸露焊盤(4x4) 包裝:帶卷 (TR) 安裝類型:表面貼裝 產(chǎn)品目錄頁(yè)面:1015 (CN2011-ZH PDF) 其它名稱:296-25223-2