- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360859 > IMST425J20S Peripheral IC PDF資料下載
參數(shù)資料
| 型號： | IMST425J20S |
| 英文描述： | Peripheral IC |
| 中文描述： | 外圍芯片 |
| 文件頁數(shù)： | 38/74頁 |
| 文件大?。?/td> | 563K |
| 代理商： | IMST425J20S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
IMS T400
/ 74
38
Refresh
interval
18
36
54
72
Interval
in s
3.6
7.2
10.8
14.4
Field 11
encoding
00
01
10
11
Complete
cycle (ms)
0.922
1.843
2.765
3.686
Table5.11
IMS T400 memory refresh configuration coding
Refresh intervals are in periods of
ClockIn
and
ClockIn
frequency is 5 MHz:
Interval = 18 * 200 = 3600 ns
Refresh interval is between successive incremental refresh addresses.
Complete cycles are shown for 256 row DRAMS.
T400-20
Min
25
0
388
Symbol
TMCVRdH
TRdHMCX
TS0LRdH
Parameter
Memory configuration data setup
Memory configuration data hold
notMemS0
to configuration data read
Max
Units
ns
ns
ns
412
Table5.12
Memory configuration
T1
T2
T3
T4
T5
T6
T1
Data
Address
Data
Data
Data
TRdHMCX
TMCVRdH
TS0LRdH
MemnotWrD0
MemnotRfD1
MemAD2–31
notMemS0
MemConfig
notMemRd
Tstate
Tm
Figure 5.21
IMS T400 external configuration read cycle timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IMST425-J20S | 32-Bit Microprocessor |
| IMST425-J25S | 32-Bit Microprocessor |
| IMST425-X25S | 32-Bit Microprocessor |
| IMST800C-G17S | Peripheral IC |
| IMST800C-G20S | Peripheral IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IMST425-J20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST425-J25S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST425-X25S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor |
| IMST800C-G17S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| IMST800C-G20S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。