參數(shù)資料
型號： ISP1761BE,518
廠商： NXP SEMICONDUCTORS
元件分類： 總線控制器
英文描述： UNIVERSAL SERIAL BUS CONTROLLER, PQFP128
封裝： 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, MS-026, SOT425-1, LQFP-128
文件頁數(shù)： 33/164頁
文件大小： 767K
代理商： ISP1761BE,518
ISP1761_5
NXP B.V. 2008. All rights reserved.
Product data sheet
Rev. 05 — 13 March 2008
127 of 163
NXP Semiconductors
ISP1761
Hi-Speed USB OTG controller
10.8.7 Test Mode register
This 1 byte register allows the rmware to set the DP and DM pins to predetermined
states for testing purposes. The bit allocation is given in Table 151.
Remark: Only one bit can be set to logic 1 at a time.
[1]
The reserved bits should always be written with the reset value.
[1]
Either FORCEHS or FORCEFS must be set at a time.
[2]
Of the four bits, PRBS, KSTATE, JSTATE and SE0_NAK, only one bit must be set at a time.
Table 150. Interrupt Pulse Width register (address 0280h) bit description
Bit
Symbol
Access
Value
Description
15 to 0
INTR_PULSE_
WIDTH[15:0]
R/W
001Eh
Interrupt Pulse Width: The interrupt signal pulse width is congurable
while it is in pulse signaling mode. The minimum pulse width is 3.33 ns
when this register is set to logic 1. The power-on reset value of 1Eh allows
a pulse of 1
s to be generated.
Table 151. Test Mode register (address 0284h) bit allocation
Bit
7
6
5
4
3
2
1
0
Symbol
FORCEHS
reserved[1]
FORCEFS
PRBS
KSTATE
JSTATE
SE0_NAK
Reset
00000000
Bus reset
unchanged
0
unchanged
0000
Access
R/W
Table 152. Test Mode register (address 0284h) bit description
Bit
Symbol
Description
7
FORCEHS
Force High-Speed: Logic 1[1] forces the hardware to high-speed mode only
and disables the chirp detection logic.
6 to 5 -
reserved.
4
FORCEFS
Force Full-Speed: Logic 1[1] forces the physical layer to full-speed mode
only and disables the chirp detection logic.
3
PRBS
Logic 1[2] sets pins DP and DM to toggle in a predetermined random pattern.
2
KSTATE
K State: Writing logic 1[2] sets the DP and DM pins to the K state.
1
JSTATE
J State: Writing logic 1[2] sets the DP and DM pins to the J state.
0
SE0_NAK
SE0 NAK: Writing logic 1[2] sets pins DP and DM to a high-speed quiescent
state. The device only responds to a valid high-speed IN token with a NAK.
相關(guān)PDF資料
PDF描述
ITR8307 SPECIALTY OPTOELECTRONIC DEVICE
IXF1010 10 CHANNEL(S), 1000M bps, LOCAL AREA NETWORK CONTROLLER, CBGA552
JANTX1N3595US-1 0.15 A, SILICON, SIGNAL DIODE
JAN1N3595US-1 0.15 A, SILICON, SIGNAL DIODE
JANTXV1N3595US-1 0.15 A, SILICON, SIGNAL DIODE
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISP1761BEGE 功能描述:IC USB CTRL HI-SPEED 128LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1761BE-S 功能描述:IC USB CONTROLLER 128LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1761BE-T 功能描述:USB 接口集成電路 USB HS OTG CNTROLLER RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20
ISP1761BEUM 功能描述:IC USB OTG CONTROLLER HS 128LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
ISP1761ET 功能描述:USB 接口集成電路 USB 2.0 HS OTG HOST RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*