Specifications ispLSI 2096VE 5 USE ispLSI 2096VE-250 FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions
參數(shù)資料
型號： ISPLSI 2096VE-200LT128
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 9/13頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 4.5NS 128TQFP
標(biāo)準(zhǔn)包裝： 90
系列： ispLSI® 2000VE
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 4.5ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 24
宏單元數(shù)： 96
門數(shù)： 4000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-LQFP
供應(yīng)商設(shè)備封裝： 128-TQFP（14x14）
包裝： 托盤
其它名稱： ISPLSI2096VE-200LT128
Specifications ispLSI 2096VE
5
USE
ispLSI
2096VE-250
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030A/2096VE
v.1.0
1
3
2
1
tsu2 + tco1
(
)
DESCRIPTION
#
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A2
Data Propagation Delay
ns
fmax
A3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
–4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
–5
Clock Frequency, Max. Toggle
MHz
tsu1
–6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
–8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
–9
GLB Reg. Setup Time before Clock
ns
tco2
A10
GLB Reg. Clock to Output Delay
ns
th2
–11
GLB Reg. Hold Time after Clock
ns
tr1
A12
Ext. Reset Pin to Output Delay, ORP Bypass
ns
trw1
–13
Ext. Reset Pulse Duration
ns
tptoeen
B14
Input to Output Enable
ns
tptoedis
C15
Input to Output Disable
ns
tgoeen
B16Global OE Output Enable
ns
tgoedis
C17Global OE Output Disable
ns
twh
–18
External Synchronous Clock Pulse Duration, High
ns
twl
–19
External Synchronous Clock Pulse Duration, Low
ns
-250
MIN. MAX.
–4.0
–
250
–
0.0
3.3
–
0.0
–
3.5
–
1.8
–
1.8
–
158
277
2.5
3.0
–
3.7
–
6.0
–
6.0
4.0
6.0
-200
MIN. MAX.
–
4.5
–
200
–
0.0
4.0
–
0.0
–
4.0
–
2.5
–
2.5
–
133
200
3.0
3.5
–
4.5
–
6.0
–
8.0
5.0
7.0
相關(guān)PDF資料
PDF描述
ISPLSI 2128A-100LQN160 IC PLD ISP 128I/O 10NS 160PQFP
ISPLSI 2128E-180LT176 IC PLD ISP 128I/O 5NS 176TQFP
ISPLSI 2128VE-250LQ160 IC PLD ISP 128I/O 4NS 160PQFP
ISPLSI 2192VE-225LB144 IC PLD ISP 96I/O 4NS 144FPBGA
ISPLSI 3256A-70LQI IC PLD ISP 128I/O 15NS 160PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI2096VE-200LT128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2096VE-250LT128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2096VE-250LTN128 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2096VL 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:2.5V In-System Programmable SuperFAST⑩ High Density PLD
ISPLSI2096VL-100LT128 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*