- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄373129 > KFG2816D1M-DID (SAMSUNG SEMICONDUCTOR CO. LTD.) OneNAND SPECIFICATION PDF資料下載
參數(shù)資料
| 型號(hào)： | KFG2816D1M-DID |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | OneNAND SPECIFICATION |
| 中文描述： | OneNAND的規(guī)格 |
| 文件頁(yè)數(shù)： | 71/87頁(yè) |
| 文件大小： | 1175K |
| 代理商： | KFG2816D1M-DID |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)當(dāng)前第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)
OneNAND128
FLASH MEMORY
71
Synchronous Burst Read
Note
1. If OE is disabled at the same time or before CE is disabled, the output will go to high-z by t
OEZ
(max. 17ns).
If CE is disabled at the same time or before OE is disabled, the output will go to high-z by t
CEZ
(max. 20ns).
If CE and OE are disabled at the same time, the output will go to high-z by t
OEZ
(max. 17ns).
These parameters are not 100% tested.
2. It is the following clock of address fetch clock.
Parameter
Symbol
KFG2816X1M
Unit
Min
Max
Clock
CLK
1
54
MHz
Clock Cycle
t
CLK
18.5
-
ns
Initial Access Time(at 54MHz)
t
IAA
-
76
ns
Burst Access Time Valid Clock to Output Delay
t
BA
-
14.5
ns
AVD Setup Time to CLK
t
AVDS
7
-
ns
AVD Hold Time from CLK
t
AVDH
7
-
ns
Address Setup Time to CLK
t
ACS
7
-
ns
Address Hold Time from CLK
t
ACH
7
-
ns
Data Hold Time from Next Clock Cycle
t
BDH
4
-
ns
Output Enable to Data
t
OE
-
20
ns
CE Disable to Output High Z
t
CEZ
1)
-
20
ns
OE Disable to Output High Z
t
OEZ
1)
-
17
ns
CE Setup Time to CLK
t
CES
7
-
ns
CLK High or Low Time
t
CLKH/L
t
CLK
/3
-
ns
CLK
2)
to RDY valid
t
RDYO
-
14.5
ns
CLK to RDY Setup Time
t
RDYA
-
14.5
ns
RDY Setup Time to CLK
t
RDYS
4
-
ns
CE low to RDY valid
t
CER
-
15
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| KFG2816D1M-PEB | OneNAND SPECIFICATION |
| KFG2816D1M-PED | OneNAND SPECIFICATION |
| KFG2816D1M-PIB | OneNAND SPECIFICATION |
| KFH1G16D2M-DEB | FLASH MEMORY |
| KFG1216U2M-DEB | FLASH MEMORY |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KFG2816D1M-PEB | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OneNAND SPECIFICATION |
| KFG2816D1M-PED | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OneNAND SPECIFICATION |
| KFG2816D1M-PIB | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OneNAND SPECIFICATION |
| KFG2816D1M-PID | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OneNAND SPECIFICATION |
| KFG2816Q1M | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:OneNAND SPECIFICATION |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。