參數(shù)資料
型號(hào)： LAMXO640E-3TN100E
廠(chǎng)商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 38/77頁(yè)
文件大?。?/td> 0K
描述： IC FPGA 640LUTS 100TQFP
標(biāo)準(zhǔn)包裝： 90
系列： LA-MachXO
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 4.9ns
電壓電源 - 內(nèi)部： 1.14 V ~ 1.26 V
宏單元數(shù)： 320
輸入/輸出數(shù)： 74
工作溫度： -40°C ~ 125°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 100-LQFP
供應(yīng)商設(shè)備封裝： 100-TQFP（14x14）
包裝： 托盤(pán)
3-17
DC and Switching Characteristics
Lattice Semiconductor
LA-MachXO Automotive Family Data Sheet
Flash Download Time
JTAG Port Timing Specications
Over Recommended Operating Conditions
Figure 3-5. JTAG Port Timing Waveforms
Symbol
Parameter
Min.
Typ.
Max.
Units
tREFRESH
Minimum VCC or VCCAUX
(later of the two supplies)
to Device I/O Active
LCMXO256
—
0.4
ms
LCMXO640
—
0.6
ms
LCMXO1200
—
0.8
ms
LCMXO2280
—
1.0
ms
Symbol
Parameter
Min.
Max.
Units
fMAX
TCK [BSCAN] clock frequency
—
25
MHz
tBTCP
TCK [BSCAN] clock pulse width
40
—
ns
tBTCPH
TCK [BSCAN] clock pulse width high
20
—
ns
tBTCPL
TCK [BSCAN] clock pulse width low
20
—
ns
tBTS
TCK [BSCAN] setup time
8
—
ns
tBTH
TCK [BSCAN] hold time
10
—
ns
tBTRF
TCK [BSCAN] rise/fall time
50
—
mV/ns
tBTCO
TAP controller falling edge of clock to output valid
—
10
ns
tBTCODIS
TAP controller falling edge of clock to output disabled
—
10
ns
tBTCOEN
TAP controller falling edge of clock to output enabled
—
10
ns
tBTCRS
BSCAN test capture register setup time
8
—
ns
tBTCRH
BSCAN test capture register hold time
25
—
ns
tBUTCO
BSCAN test update register, falling edge of clock to output valid
—
25
ns
tBTUODIS
BSCAN test update register, falling edge of clock to output disabled
—
25
ns
tBTUPOEN
BSCAN test update register, falling edge of clock to output enabled
—
25
ns
Rev. A 0.19
TMS
TDI
TCK
TDO
Data to be
captured
from I/O
Data to be
driven out
to I/O
a
t
a
D
d
il
a
V
a
t
a
D
d
il
a
V
a
t
a
D
d
il
a
V
a
t
a
D
d
il
a
V
Data Captured
tBTCPH
tBTCPL
tBTCOEN
tBTCRS
tBTUPOEN
tBUTCO
tBTUODIS
tBTCRH
tBTCO
tBTCODIS
tBTS
tBTH
tBTCP
相關(guān)PDF資料
PDF描述
EMM06DRSH-S288 CONN EDGECARD 12POS .156 EXTEND
RCM12DRXS CONN EDGECARD 24POS DIP .156 SLD
MAX6476TA30BD3+T IC REG LDO 3V/ADJ .3A 8-TDFN
LAMXO640C-3TN100E IC FPGA AUTO 640LUTS 100TQFP
MAX8518EUB+T IC REG LDO ADJ 1A 10-UMAX
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LAMXO640E-3TN144E 功能描述:CPLD - 復(fù)雜可編程邏輯器件 Auto Grade (AEC-Q100 ) MachXO640E RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LAMXO640LUTSC-3FTN256E 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet
LAMXO640LUTSC-3FTN324E 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet
LAMXO640LUTSC-3TN100E 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet
LAMXO640LUTSC-3TN144E 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:LA-MachXO Automotive Family Data Sheet
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*