- 您現在的位置：買賣IC網 > PDF目錄19856 > LC5512MV-75QN208I (Lattice Semiconductor Corporation)IC CPLD 512MACROCELLS 208PQFP PDF資料下載
參數資料
| 型號： | LC5512MV-75QN208I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數： | 8/99頁 |
| 文件大小： | 0K |
| 描述： | IC CPLD 512MACROCELLS 208PQFP |
| 標準包裝： | 1 |
| 系列： | ispXPLD® 5000MV |
| 可編程類型： | 系統內可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數目： | 16 |
| 宏單元數： | 512 |
| 輸入/輸出數： | 149 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-PQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | 220-2620 LC5512MV-75QN208I-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
12
Single-Port SRAM Mode
In Single-Port SRAM Mode the multi-function array is configured as a single-port SRAM. In this mode one ports
accesses 16,384-bits of memory. Data widths of 1, 2, 4, 8, 16 and 32 are supported by the MFB. Figure 11 shows
the block diagram of the single-port SRAM.
Write data, address, chip select and read/write signals are always synchronous (registered.) The output data sig-
nals can be synchronous or asynchronous. Reset is asynchronous. All signals share a common clock, clock
enable, and reset. Table 7 shows the possible sources for the clock, clock enable and reset signals.
Figure 11. Single-Port SRAM Block Diagram
Table 7. Register Clock, Clock Enable, and Reset in Single-Port SRAM Mode
Register
Input
Source
Address, Write Data,
Read Data, Read/
Write, and Chip
Select
Clock
CLK or one of the global clocks (CLK0 - CLK3). Each of these signals can
be inverted if required.
Clock Enable
CEN or one of the global clocks (CLK1 - CLK 2). Each of these signals can
be inverted if required.
Reset
Created by the logical OR of the global reset signal and RST. RST is routed
by the multifunction array from GRP, with inversion if desired.
‘
68 Inputs
from
Routing
RESET
CLK0
CLK3
CLK1
CLK2
16,384-Bit
SRAM
Array
Clock (CLK)
Read/Write Address
(AD[0-8:13])
Write/Read (WR)
Chip Select (CS0,1)
Reset (RST)
Clk Enable (CEN)
Write Data
(DI[0-0,1,3,7,15,31])
Read Data
(DO[0-0,31])
SELECT
DEVICES
DISCONTINUED
相關PDF資料 |
PDF描述 |
|---|---|
| MAX16999AUA33+T | IC REG LDO 3.3V .1A 8UMAX-EP |
| MAX16999AUA12+T | IC REG LDO 1.2V .1A 8UMAX-EP |
| TXA337K006P1F-F | CAP TANT 330UF 6V 10% AXIAL |
| AMM18DSUI | CONN EDGECARD 36POS .156 DIP SLD |
| LCMXO2280C-4FTN324C | IC PLD 2280LUTS 271I/O 324FTBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| LC5513D | 制造商:Sanken Electric Co Ltd 功能描述:IC LED DRIVER NON-ISO 8DIP |
| LC551MCRO | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| LC551PLID | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| LC552 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:High Power Class B Amplifier |
| LC5521D | 制造商:Sanken Electric Co Ltd 功能描述:IC LED DRIVER ISO FLYBACK 8DIP |
發(fā)布緊急采購，3分鐘左右您將得到回復。