![](http://datasheet.mmic.net.cn/390000/LPC1751FBD80_datasheet_16816424/LPC1751FBD80_73.png)
LPC1759_58_56_54_52_51
All information provided in this document is subject to legal disclaimers.
NXP B.V. 2011. All rights reserved.
Product data sheet
Rev. 7 — 29 March 2011
73 of 74
continued >>
NXP Semiconductors
LPC1759/58/56/54/52/51
32-bit ARM Cortex-M3 microcontroller
20. Contents
1
2
3
4
4.1
5
6
6.1
6.2
7
7.1
7.2
7.3
7.4
7.5
7.6
7.7
7.7.1
7.7.2
7.8
7.9
7.9.1
7.10
7.10.1
7.11
7.11.1
7.12
7.12.1
7.12.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7.12.2
USB host controller (LPC1759/58/56/54 only). 20
7.12.2.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
7.12.3
USB OTG controller
(LPC1759/58/56/54 only).. . . . . . . . . . . . . . . . 20
7.12.3.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
7.13
CAN controller and acceptance filters . . . . . . 20
7.13.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.14
12-bit ADC . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.14.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.15
10-bit DAC (LPC1759/58/56/54 only). . . . . . . 21
7.15.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
7.16
UARTs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
7.16.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
7.17
SPI serial I/O controller. . . . . . . . . . . . . . . . . . 22
7.17.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
7.18
SSP serial I/O controller . . . . . . . . . . . . . . . . . 22
7.18.1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
7.19
I
2
C-bus serial I/O controllers. . . . . . . . . . . . . . 23
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features and benefits . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Ordering information. . . . . . . . . . . . . . . . . . . . . 4
Ordering options. . . . . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pinning information. . . . . . . . . . . . . . . . . . . . . . 6
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 6
Functional description . . . . . . . . . . . . . . . . . . 13
Architectural overview . . . . . . . . . . . . . . . . . . 13
ARM Cortex-M3 processor. . . . . . . . . . . . . . . 13
On-chip flash program memory . . . . . . . . . . . 13
On-chip SRAM . . . . . . . . . . . . . . . . . . . . . . . . 13
Memory Protection Unit (MPU). . . . . . . . . . . . 13
Memory map. . . . . . . . . . . . . . . . . . . . . . . . . . 14
Nested Vectored Interrupt Controller (NVIC) . 16
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Interrupt sources. . . . . . . . . . . . . . . . . . . . . . . 16
Pin connect block . . . . . . . . . . . . . . . . . . . . . . 16
General purpose DMA controller . . . . . . . . . . 16
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Fast general purpose parallel I/O . . . . . . . . . . 17
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Ethernet (LPC1758 only) . . . . . . . . . . . . . . . . 18
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
USB interface . . . . . . . . . . . . . . . . . . . . . . . . . 19
USB device controller. . . . . . . . . . . . . . . . . . . 19
7.19.1
7.20
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
I
2
S-bus serial I/O controllers
(LPC1759/58/56 only) . . . . . . . . . . . . . . . . . . 23
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
General purpose 32-bit timers/external
event counters . . . . . . . . . . . . . . . . . . . . . . . . 24
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Pulse width modulator . . . . . . . . . . . . . . . . . . 25
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Motor control PWM . . . . . . . . . . . . . . . . . . . . 26
Quadrature Encoder Interface (QEI) . . . . . . . 26
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Repetitive Interrupt (RI) timer. . . . . . . . . . . . . 27
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
ARM Cortex-M3 system tick timer . . . . . . . . . 27
Watchdog timer . . . . . . . . . . . . . . . . . . . . . . . 27
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
RTC and backup registers . . . . . . . . . . . . . . . 28
Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Clocking and power control . . . . . . . . . . . . . . 28
Crystal oscillators. . . . . . . . . . . . . . . . . . . . . . 28
7.29.1.1 Internal RC oscillator . . . . . . . . . . . . . . . . . . . 29
7.29.1.2 Main oscillator . . . . . . . . . . . . . . . . . . . . . . . . 29
7.29.1.3 RTC oscillator . . . . . . . . . . . . . . . . . . . . . . . . 29
7.29.2
Main PLL (PLL0) . . . . . . . . . . . . . . . . . . . . . . 30
7.29.3
USB PLL (PLL1) . . . . . . . . . . . . . . . . . . . . . . 30
7.29.4
Wake-up timer . . . . . . . . . . . . . . . . . . . . . . . . 30
7.29.5
Power control. . . . . . . . . . . . . . . . . . . . . . . . . 31
7.29.5.1 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . 31
7.29.5.2 Deep-sleep mode. . . . . . . . . . . . . . . . . . . . . . 31
7.29.5.3 Power-down mode. . . . . . . . . . . . . . . . . . . . . 32
7.29.5.4 Deep power-down mode . . . . . . . . . . . . . . . . 32
7.29.5.5 Wakeup interrupt controller . . . . . . . . . . . . . . 32
7.29.6
Peripheral power control . . . . . . . . . . . . . . . . 32
7.29.7
Power domains . . . . . . . . . . . . . . . . . . . . . . . 32
7.30
System control. . . . . . . . . . . . . . . . . . . . . . . . 34
7.30.1
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
7.30.2
Brownout detection . . . . . . . . . . . . . . . . . . . . 35
7.30.3
Code security (Code Read Protection - CRP) 35
7.30.4
APB interface. . . . . . . . . . . . . . . . . . . . . . . . . 35
7.30.5
AHB multilayer matrix . . . . . . . . . . . . . . . . . . 36
7.30.6
External interrupt inputs. . . . . . . . . . . . . . . . . 36
7.30.7
Memory mapping control . . . . . . . . . . . . . . . . 36
7.31
Emulation and debugging . . . . . . . . . . . . . . . 36
8
Limiting values . . . . . . . . . . . . . . . . . . . . . . . . 37
9
Thermal characteristics . . . . . . . . . . . . . . . . . 38
9.1
Thermal characteristics . . . . . . . . . . . . . . . . . 38
7.20.1
7.21
7.21.1
7.22
7.22.1
7.23
7.24
7.24.1
7.25
7.25.1
7.26
7.27
7.27.1
7.28
7.28.1
7.29
7.29.1