參數(shù)資料
型號(hào): M5LV-128/68-10VI
廠商: Lattice Semiconductor Corporation
文件頁(yè)數(shù): 41/42頁(yè)
文件大?。?/td> 0K
描述: IC CPLD 128MC 68I/O 100TQFP
標(biāo)準(zhǔn)包裝: 90
系列: MACH® 5
可編程類(lèi)型: 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1): 10.0ns
電壓電源 - 內(nèi)部: 3 V ~ 3.6 V
宏單元數(shù): 128
輸入/輸出數(shù): 68
工作溫度: -40°C ~ 85°C
安裝類(lèi)型: 表面貼裝
封裝/外殼: 100-LQFP
供應(yīng)商設(shè)備封裝: 100-TQFP(14x14)
包裝: 托盤(pán)
8
MACH 5 Family
OE Generator
There is one output enable (OE) generator per PAL block that generates two product-term driven output
enables. Each I/O cell is simply an output buffer. Each I/O cell within the PAL block can choose to be
permanently enabled, permanently disabled, or choose one of the two product term output enables per PAL
block (Figure 6).
Output Enable
Generator
VCC
Internal Feedback
External Feedback
20446G-006
Figure 6. Output Enable Generator and I/O Cell
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
VE-B4N-CY-F3 CONVERTER MOD DC/DC 18.5V 50W
EBA15DTMN CONN EDGECARD 30POS R/A .125 SLD
M5-128/68-7YC/1 IC CPLD ISP 128MC 68IO 100PQFP
VE-B4N-CY-F2 CONVERTER MOD DC/DC 18.5V 50W
MIC3775-3.3BMM IC REG LDO 3.3V .75A 8-MSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M5LV-256/104-10AC 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10AI 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10HC 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10HI 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:Fifth Generation MACH Architecture
M5LV-256/104-10VC 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAM HI DENSITY CPLD RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100