- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377895 > MB86942PFV (FUJITSU LTD) Peripheral LSI for SPARClite PDF資料下載
參數(shù)資料
| 型號： | MB86942PFV |
| 廠商： | FUJITSU LTD |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | Peripheral LSI for SPARClite |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP144 |
| 封裝： | PLASTIC, QFP-144 |
| 文件頁數(shù)： | 25/49頁 |
| 文件大?。?/td> | 598K |
| 代理商： | MB86942PFV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
25
MB86941/942
Interrupt input clear
(MB86941: V
DD
= 5 V
±
5%, T
A
= 0 to +70
°
C)
(MB86942: V
DD
= 3.3 V
±
0.15 V, T
A
= 0 to +70
°
C)
Value
Min.
t
IRQS
2 t
CLK
+ 10
t
CLK
: See “(2) Clock Signals.”
* :This parameter means the condition of REQUEST CLEAR execution and is applied at level trigger modes.
Parameter
Symbol
Unit
Max.
—
IRQx clear setup time*
ns
t
IRQS
IRQx
(High Level
Trigger)
IRQx
(Low Level
Trigger)
CLOCK
AS#
RD/WR#
REQ CLEAR
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86960 | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86960APF-G | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86961A | UNIVERSAL INTERFACE FOR 10BASET |
| MB86961APD-G | UNIVERSAL INTERFACE FOR 10BASET |
| MB86961APF-G | UNIVERSAL INTERFACE FOR 10BASET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86950BPD-G | 制造商:FUJITSU 功能描述: |
| MB86960 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86960APF-G | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86961A | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:UNIVERSAL INTERFACE FOR 10BASET |
| MB86961APD-G | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:UNIVERSAL INTERFACE FOR 10BASET |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。