- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359141 > MC68HC08JL3H (飛思卡爾半導(dǎo)體(中國)有限公司) Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | MC68HC08JL3H |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 英文描述： | Microcontrollers |
| 中文描述： | 微控制器 |
| 文件頁數(shù)： | 98/198頁 |
| 文件大?。?/td> | 879K |
| 代理商： | MC68HC08JL3H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當(dāng)前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Technical Data
MC68H(R)C08JL3
—
Rev. 4.1
98
Freescale Semiconductor
9.4.1 Entering Monitor Mode
Table 9-1
shows the pin conditions for entering monitor mode. As
specified in the table, monitor mode may be entered after a POR and will
allow communication at 9600 baud provided one of the following sets of
conditions is met:
1.
If IRQ1 = V
DD
+ V
HI
:
–
OSC1 is 4.9125MHz
–
PTB3 = low
2.
If IRQ1 = V
DD
+ V
HI
:
–
OSC1 is 9.8304MHz
–
PTB3 = high
If V
DD
+V
HI
is applied to IRQ1 and PTB3 is low upon monitor mode entry
(
Table 9-1
condition set 1), the bus frequency is a divide-by-two of the
clock input to OSC1. If PTB3 is high with V
DD
+V
HI
applied to IRQ1 upon
monitor mode entry (
Table 9-1
condition set 2), the bus frequency is a
divide-by-four of the clock input to OSC1. Holding the PTB3 pin low
when entering monitor mode causes a bypass of a divide-by-two stage
at the internal clock circuit.
In this event, the OSCOUT frequency is equal
Table 9-1. Monitor Mode Entry Requirements and Options
I
P
P
P
P
Clock Source
and
Frequency
Bus
Frequency
Comments
V
DD
+ V
HI
0
0
1
1
OSC1 at
4.9152MHz
2.4576MHz
Bypasses RC oscillator (in
HRC08xxx); OSC1 input
must be x-tal oscillator or
external oscillator clock.
9600 baud communication
on PTB0. COP disabled.
V
DD
+ V
HI
1
0
1
1
OSC1 at
9.8304MHz
2.4576MHz
V
DD
X
X
X
X
X-tal or RC
oscillator at
desired frequency
XTALCLK ÷ 4
or
RCCLK ÷ 4
Enters User mode
Notes:
1. PTB3 = 0: Bypasses the divide-by-two prescaler to SIM.
The OSC1 clock must be 50% duty cycle for this condition.
2. XTALCLK is the X-tal oscillator output, for MC68HC08xxx. See
Figure 8-1
.
4. RCCLK is the RC oscillator output, for MC68HRC08xxx. See
Figure 8-2
.
5. See
Table 18-4
for V
DD
+ V
HI
voltage level requirements.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC08JT8 | M68HC08 Microcontrollers |
| MC68HC08KH12A | Microcontrollers |
| MC68HC08LT8 | Microcontrollers |
| MC68HC08SR12 | M68HC08 Microcontrollers |
| MC68HC11E0 | HC11 Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08JL8 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08JL8_03 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08JL8CDW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC08JL8CFA | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908JL8 Technical Data |
| MC68HC08JL8CP | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Addendum to MC68HC908JL8 Technical Data |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。