- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄3923 > NS7520B-1-I46 (Digi International)IC ARM MICROPROCESSOR 177BGA PDF資料下載
參數(shù)資料
| 型號(hào)： | NS7520B-1-I46 |
| 廠商： | Digi International |
| 文件頁(yè)數(shù)： | 19/68頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ARM MICROPROCESSOR 177BGA |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | NET+ARM® |
| 應(yīng)用： | 網(wǎng)絡(luò)處理器 |
| 核心處理器： | ARM7 |
| 程序存儲(chǔ)器類(lèi)型： | 外部程序存儲(chǔ)器 |
| RAM 容量： | 外部 |
| 接口： | EBI/EMI，以太網(wǎng)，DMA，SPI，UART |
| 輸入/輸出數(shù)： | 16 |
| 電源電壓： | 1.4 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 177-LFBGA |
| 包裝： | 托盤(pán) |
| 供應(yīng)商設(shè)備封裝： | 177-BGA（13x13） |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)當(dāng)前第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)
NS75 20 b ootstra p ini t i a li zation
22
NS 75 20 Da ta shee t
03 /2 00 6
NS7520 bootstrap initialization
Many internal NS7520 features are configured when the RESET pin is asserted. The address bus
configures the appropriate control register bits at powerup. This table shows which bits control
which functions:
JTAG
The NS7520 provides full support for 1149.1 JTAG boundary scan testing. All NS7520 pins can be
controlled using the JTAG interface port. The JTAG interface provides access to the ARM7TDMI
debug module when the appropriate combination of PLLTST_, BISTEN_, and SCANEN_ is selected (as
shown in Table 3: "NS7520 test modes").
ARM Debug
The ARM7TDMI core uses a JTAG TAP controller that shares the pins with the TAP controller used for
1149.1 JTAG boundary scan testing. To enable the ARM7TDMI TAP controller,
{PLLTST_,BISTEN_,SCANEN_}
must be set as shown in Table 3: "NS7520 test modes".
Address bit
Name
Description
ADDR[27]
Endian configuration
0 Little Endian configuration
1 Big Endian configuration
ADDR[26]
CPU bootstrap
0 CPU disabled; GEN_BUSER=1
1 CPU enabled; GEN_BUSER=0
ADDR[24:23]
CS0/MMCR[19:18] setting
00
8-bit SRAM, 63 wait-states/b00
01
32-bit SRAM, 63 wait-states/b01
10
32-bit SRAM
11
16-bit SRAM, 63 wait-states/b11
ADDR[19:9]
GEN_ID setting
GEN_ID=A[19:09],default=’h3ff
ADDR[8:7]
PLL IS setting
IS=A[8:7], default=’b10
ADDR[6:5]
PLL FS setting
FS=A[6:5], default=’b00
ADDR[4:0]
PLL ND setting
ND=A[4:0], default=’b01011
Table 3: NS7520 test modes
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| NS7520B-1-C36 | IC ARM MICROPROCESSOR 177BGA |
| 305-024-500-201 | CONN CARDEDGE 24POS .156 GREEN |
| FT24C32A-USR-T | IC EEPROM 32KBIT 1MHZ 8SOP |
| 395-024-542-804 | CARD EDGE 24POS DL .100X.200 BLK |
| AT97SC3204-DX2A12-20 | IC CRYPTO DC7-HARI LPC 28TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| NS7520B-1-I55 | 功能描述:IC ARM MICROPROCESSOR 177BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - 微控制器 - 特定應(yīng)用 系列:NET+ARM® 產(chǎn)品變化通告:Product Discontinuation 26/Aug/2009 標(biāo)準(zhǔn)包裝:250 系列:- 應(yīng)用:網(wǎng)絡(luò)處理器 核心處理器:4Kc 程序存儲(chǔ)器類(lèi)型:- 控制器系列:- RAM 容量:16K x 8 接口:以太網(wǎng)，UART，USB 輸入/輸出數(shù):- 電源電壓:1.8V, 3.3V 工作溫度:- 安裝類(lèi)型:表面貼裝 封裝/外殼:208-LQFP 包裝:帶卷 (TR) 供應(yīng)商設(shè)備封裝:PG-LQFP-208 其它名稱(chēng):SP000314382 |
| NS752AL | 制造商:Hubbell Wiring Device-Kellems 功能描述:PLATE, 1GANG,W/2 F-CONNECTORS,AL |
| NS752I | 制造商:Hubbell Wiring Device-Kellems 功能描述:PLATE, 1GANG,W/2 F-CONNECTORS,EI |
| NS752LA | 制造商:Hubbell Wiring Device-Kellems 功能描述:PLATE, 1GANG,W/2 F-CONNECTORS,LA |
| NS752W | 制造商:Hubbell Wiring Device-Kellems 功能描述:PLATE, 1GANG,W/2 F-CONNECTORS,WH |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。