- 您現在的位置：買賣IC網 > PDF目錄367822 > PCI9080 (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數資料
| 型號： | PCI9080 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數： | 32/192頁 |
| 文件大?。?/td> | 1551K |
| 代理商： | PCI9080 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 3
PCI 9080
FUNCTIONAL DESCRIPTION
PLX Technology, Inc., 1997
Page 23
Version 1.02
3.6.2 Direct Slave Operation (PCI Master to
Local Bus Access)
PCI 9080 supports both burst memory mapped transfer
accesses and I/O-mapped, single-transfer accesses to
the local bus from the PCI bus. PCI Base Address
registers are provided to set up the location of the
adapter in PCI memory and I/O space. In addition, local
mapping registers allow address translation from PCI
address space to Local Address Space. There are three
spaces available:
Space 0
Space 1
Expansion ROM space
Expansion ROM space is intended to support a bootable
ROM device for the host. Each local space can be
programmed to operate 8 bit, 16 bit, or 32 bit local bus
width. PCI 9080 has an internal wait state generator and
external wait state input (READYi#). READYi# can be
disabled or enabled with the internal configuration
register. The local bus, independent of the PCI bus, can
Burst as long as data is available (Continuous Burst
mode)
Burst four Lwords at a time
Perform continuous single cycle, with or without wait
state(s)
For single cycle Direct Slave reads, PCI 9080 reads a
single local bus Lword or partial Lword. PCI 9080
disconnects after one transfer for all Direct Slave I/O
accesses.
For the highest data transfer rate, PCI 9080 supports
posted write and can be programmed to prefetch data
during PCI Burst Read. The prefetch size, when
enabled, can be one to 16 Lwords, or until the PCI stops
requesting. PCI 9080 will prefetch if enabled and drop
the local bus after the prefetch counter is reached. In a
continuous prefetch mode, PCI 9080 prefetches as long
as any FIFO space is available and terminates the
prefetch when the PCI terminates the request. If read
prefetching is disabled, PCI 9080 disconnects after one
read transfer.
3.6.2.1 PCI 2.1 Mode
PCI 9080 can be programmed through the Local
Arbitration and PCI Mode Register to perform delayed
reads, as specified in PCI specification v2.1.
!
"
#
$% &!
$%
'#(
#
$% )! "
"
# !
$% !
"
# "
$% &!
"
)!
#
! &!
$%
Figure 3-9. PCI Specification v2.1 Delayed Reads
In addition to delayed read, PCI 9080 supports the
following in PCI specification v2.1 features.
No write while read is pending (RETRY for reads)
Write and flush pending read
PCI 9080 also supports Read Ahead mode (refer to
Figure 3-10), where prefetched data can be read from
the PCI 9080 internal FIFO instead of from the local
side. The address must be subsequent to the previous
address and must be 32-bit aligned (next address =
current address + 4).
!
!
"
##$
%
##$
" "
##$
!&
%
Figure 3-10. PCI 9080 Read Ahead Mode
PCI 9080 can be programmed to keep the PCI bus by
generating a wait state(s), de-asserting TRDY#, if write
FIFO becomes full. PCI 9080 can also be programmed
to keep the local bus, LHOLD is asserted, if Direct Slave
Write FIFO becomes empty or the Direct Slave Read
FIFO becomes full. The local bus is dropped in either
相關PDF資料 |
PDF描述 |
|---|---|
| PCI9060ES | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI9060SD | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
| PCIB40 | PC(ISA)BUS I/O CARD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PCI9080 REV3 | 制造商:PLX TECH 功能描述: |
| PCI9080-3 | 功能描述:外圍驅動器與原件 - PCI I2O Compatible PCI BUS MASTER I/O CHIP RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PCI9080-3 G | 功能描述:外圍驅動器與原件 - PCI 32Bit Master Chip RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PCI9080-3G | 制造商:PLX Technology 功能描述: |
| PCI-9111DG | 功能描述:數據記錄與采集 100KS/s 12BIT MULTI-FUNCTION CARD RoHS:否 制造商:Lantronix 描述/功能:Analog device server 顯示器類型:None 電流額定值: |
發(fā)布緊急采購，3分鐘左右您將得到回復。