- 您現(xiàn)在的位置：買賣IC網 > PDF目錄3887 > PIC16F872T-E/SS (Microchip Technology)IC MCU CMOS 20MHZ 2K FLSH 28SSOP PDF資料下載
參數(shù)資料
| 型號： | PIC16F872T-E/SS |
| 廠商： | Microchip Technology |
| 文件頁數(shù)： | 123/167頁 |
| 文件大小： | 0K |
| 描述： | IC MCU CMOS 20MHZ 2K FLSH 28SSOP |
| 標準包裝： | 2,100 |
| 系列： | PIC® 16F |
| 核心處理器： | PIC |
| 芯體尺寸： | 8-位 |
| 速度： | 20MHz |
| 連通性： | I²C，SPI |
| 外圍設備： | 欠壓檢測/復位，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 22 |
| 程序存儲器容量： | 3.5KB（2K x 14） |
| 程序存儲器類型： | 閃存 |
| EEPROM 大?。?/td> | 64 x 8 |
| RAM 容量： | 128 x 8 |
| 電壓 - 電源 (Vcc/Vdd)： | 4 V ~ 5.5 V |
| 數(shù)據轉換器： | A/D 5x10b |
| 振蕩器型： | 外部 |
| 工作溫度： | -40°C ~ 125°C |
| 封裝/外殼： | 28-SSOP（0.209"，5.30mm 寬） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁當前第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁
59
8048C–AVR–02/12
ATtiny43U
<continued>
0x0005
rjmp
TIM1_COMPA
; Timer1 Compare A Handler
0x0006
rjmp
TIM1_COMPB
; Timer1 Compare B Handler
0x0007
rjmp
TIM1_OVF
; Timer1 Overflow Handler
0x0008
rjmp
TIM0_COMPA
; Timer0 Compare A Handler
0x0009
rjmp
TIM0_COMPB
; Timer0 Compare B Handler
0x000A
rjmp
TIM0_OVF
; Timer0 Overflow Handler
0x000B
rjmp
ANA_COMP
; Analog Comparator Handler
0x000C
rjmp
ADC
; ADC Conversion Handler
0x000D
rjmp
EE_RDY
; EEPROM Ready Handler
0x000E
rjmp
USI_STR
; USI Start Handler
0x000F
rjmp
USI_OVF
; USI Overflow Handler
;
0x0010
RESET: ldi
r16, low(RAMEND); Main program start
0x0011
out
SPL,r16
; Set Stack Pointer to top of RAM
0x0012
sei
; Enable interrupts
0x0013
<instr>
xxx
...
10.2
External Interrupts
The External Interrupts are triggered by the INT0 pin or any of the PCINT pins. Observe that, if
enabled, the interrupts will trigger even if INT0 or the PCINT pins are configured as outputs. This
feature provides a way of generating a software interrupt, as follows.
Pin Change Interrupt PCI0 triggers if a pin in PCINT[7:0] is toggled while enabled
Pin Change Interrupt PCI1 triggers if a pin in PCINT[15:8] is toggled while enabled
The PCMSK0 and PCMSK1 Registers control which pins contribute to the pin change interrupts.
Pin change interrupts on PCINT[15:0] are detected asynchronously. This means that these inter-
rupts can be used for waking the part also from sleep modes other than Idle mode.
The INT0 interrupt can be triggered by a falling or rising edge, or a low level. This is configured
as described in “MCUCR – MCU Control Register” on page 60. When the INT0 interrupt is
enabled and is configured as level triggered, the interrupt will trigger as long as the pin is held
low. Low level and edge interrupts on INT0 are detected asynchronously. This implies that these
interrupts can be used for waking the part also from sleep modes other than Idle mode. The I/O
clock is halted in all sleep modes except Idle mode.
Note that if a level triggered interrupt is used for wake-up from Power-down, the required level
must be held long enough for the MCU to complete the wake-up to trigger the level interrupt.
If the level disappears before the end of the Start-up Time, the MCU will still wake up, but no
interrupt will be generated and execution will continue from the instruction following the SLEEP
command. The start-up time is defined by the SUT and CKSEL fuses, as described in “System
發(fā)布緊急采購，3分鐘左右您將得到回復。