PEB 22554
Semiconductor Group
4
09.98
7.4
7.5
7.6
7.7
7.7.1
7.7.2
7.7.3
7.7.4
7.7.5
Receive Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .212
System Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .226
Transmit Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .234
Framer Operating Modes T1 / J1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247
4-Frame Multiframe . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250
12-Frame Multiframe (D4 or SF Format) . . . . . . . . . . . . . . . . . . . . . . . . . . .250
Extended Superframe ( F24, ESF Format) . . . . . . . . . . . . . . . . . . . . . . . . .252
72-Frame Multiframe (SLC96 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .254
Additional Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .258
8
8.1
8.1.1
8.1.2
8.1.3
8.1.3.1 HDLC Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .272
8.1.3.2 HDLC Data Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
8.1.4
Bit Oriented Message Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .274
8.1.5
4 Kbit/s Data Link Access in F72 Format . . . . . . . . . . . . . . . . . . . . . . . . . . .276
8.2
Operational Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .277
8.3
Specific T1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .280
8.4
Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .282
8.5
Status Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .336
Operational Description T1 / J1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
Signaling Controller Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
HDLC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .268
Extended Transparent Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .270
Signaling Controller Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .271
9
9.1
9.2
9.3
9.4
9.4.1
9.4.2
9.4.3
9.4.4
9.4.5
9.4.5.1 Siemens/Intel Bus Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371
9.4.5.2 Motorola Bus Interface Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .374
9.4.6
Line Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .376
9.4.7
System Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .378
9.4.8
Pulse Templates - Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .389
9.4.8.1 Pulse Template E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .389
9.4.8.2 Pulse template T1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .390
9.5
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .391
Preliminary Electrical Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . .365
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365
Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
Input/Output Waveforms for Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
Master Clock Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .369
JTAG Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .370
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .371
10
Package Outlines
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392