- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296936 > QL1P100-8PUN86M (QUICKLOGIC CORP) FPGA, 640 CLBS, 100000 GATES, PBGA86 PDF資料下載
參數(shù)資料
| 型號： | QL1P100-8PUN86M |
| 廠商： | QUICKLOGIC CORP |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 640 CLBS, 100000 GATES, PBGA86 |
| 封裝： | 6 X 6 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, LEAD FREE, TFBGA-86 |
| 文件頁數(shù)： | 22/44頁 |
| 文件大?。?/td> | 1101K |
| 代理商： | QL1P100-8PUN86M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
2010 QuickLogic Corporation
QuickLogic PolarPro Device Data Sheet — 86-Pin TFBGA QL1P100 Rev. G
29
Figure 25: FIFO PUSH Timing
Table 29: FIFO PUSH Timing
Symbol
Parameter
Commercial
Industrial
Min.
Max.
Min.
Max.
t
SPUSHD
DIN setup time to Push_Clk: time DIN must be stable
before the active edge of the FIFO Push clock
0.31 ns
1.74 ns
0.40 ns
2.21 ns
tHPUSHD
DIN hold time to Push_Clk: time DIN must be stable after
the active edge of the FIFO Push clock
0 ns
0.22 ns
0 ns
0.17 ns
tSPUSHEN
PUSH setup time to Push_Clk: time PUSH must be stable
before the active edge of the FIFO Push clock
1.07 ns
1.57 ns
1.38 ns
2.0 ns
t
HPUSHEN
PUSH hold time to Push_Clk: time PUSH must be stable
after the active edge of the FIFO Push clock
0 ns
t
SPUSHFLUSH
FLUSH setup time to Push_Clk: time Fifo_Push_Flush
must be stable before the active edge of the FIFO Push
clock
1.11 ns
1.74 ns
1.43 ns
2.21 ns
t
HPUSHFLUSH
FLUSH hold time to Push_Clk: time Fifo_Push_Flush must
be stable after the active edge of the FIFO Push clock
0 ns
tCOAF
Clock-to-out of Almost Full
2.66 ns
3.34 ns
2.72 ns
3.42 ns
tCOPUSHFLAG
Clock-to-out of FIFO Push level indicator
2.36 ns
4.20 ns
2.41 ns
4.32 ns
Push_Clk
DIN[x:0]
PUSH
PUSH_FLAG
new status
old status
Fifo_Push_Flush
Almost_Full
t
SPUSHD
t
HPUSHD
t
SPUSHEN
t
HPSUHEN
t
HPUSH
FLUSH
t
SPUSH
FLUSH
t
COAF
t
COPUSHFLAG
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| QL2003-2PF144I | Field Programmable Gate Array (FPGA) |
| QL2003-2PL84C | Field Programmable Gate Array (FPGA) |
| QL2003-2PL84I | Field Programmable Gate Array (FPGA) |
| QL2003-XPF100C | Field Programmable Gate Array (FPGA) |
| QL2003-XPF100I | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| QL-1RED | 制造商:Panduit Corp 功能描述: |
| QL-1WHT | 制造商:Panduit Corp 功能描述: |
| QL-1YEL | 制造商:Panduit Corp 功能描述:B-SI |
| QL2003 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:3.3V and 5.0V pASIC-R 2 FPGA Combining Speed, Density, Low Cost and Flexibility |
| QL2003-0PF100C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。