- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16512 > SI3056SSI-EVB (Silicon Laboratories Inc)BOARD EVAL SI3056/SI3018 SSI PDF資料下載
參數(shù)資料
| 型號： | SI3056SSI-EVB |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 54/94頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL SI3056/SI3018 SSI |
| 標準包裝： | 1 |
| 主要目的： | 電信，數(shù)據(jù)采集裝置（DAA） |
| 已用 IC / 零件： | Si3056 |
| 已供物品： | 板，CD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
Si3056
Si3018/19/10
58
Rev. 1.05
Reset settings = 0000_0000 (serial mode 0,1)
Reset settings = 0011_1101 (serial mode 2)
Register 14. Serial Interface Control
Bit
D7
D6D5D4D3D2D1D0
Name
NSLV[2:0]
SSEL[1:0]
FSD
RPOL
DCE
Type
R/W
Bit
Name
Function
7:5
NSLV[2:0] Number of Slaves devices.
000 = 0 slaves. Redefines the FC/RGDT and RGDT/FSD pins.
001 = 1 slave device
010 = 2 slave devices
011 = 3 slave devices
100 = 4 slave devices (For four or more slave devices, the FSD bit MUST be set.)
101 = 5 slave devices
110 = 6 slave devices
111 = 7 slave devices
4:3
SSEL[1:0] Slave device select.
00 = 16-bit SDO receive data
01 = Reserved
10 = 15-bit SDO receive data, LSB = 1
11 = 15-bit SDO receive data, LSB = 0
2FSD
Delayed Frame Sync Control.
0 = Sets the number of SCLK periods between frame syncs to 32.
1 = Sets the number of SCLK periods between frame syncs to 16. This bit MUST be set when
Si3056 devices are slaves. For the master Si3056, only serial mode 1 is allowed when this bit
is set.
1RPOL
Ring Detect Polarity.
0=The FC/RGDT pin (operating as ring detect) is active low.
1=The FC/RGDT pin (operating as ring detect) is active high.
0DCE
Daisy-Chain Enable.
0 = Daisy-chaining disabled.
1 = Enables the Si3056 to operate with slave devices on the same serial bus. The FC/RGDT
signal (pin 7) becomes the ring detect output and the RDGT/FSD signal (pin 15) becomes the
delayed frame sync signal. ALL other bits in this register are ignored if DCE = 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1812R-223K | INDUCTOR SHIELDED 22UH SMD |
| ILSB1206ER8R2K | INDUCTOR 8.2UH 10% 1206 |
| GEM36DTKN-S288 | CONN EDGECARD 72POS .156 EXTEND |
| 1-5503995-8 | CA 62.5/125UM ZIP OMCER14 |
| XR19L210IL40-0B-EB | EVAL BOARD FOR XR19L202 40QFN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI3056-X-FS | 制造商:SILABS 制造商全稱:SILABS 功能描述:GLOBAL SERIAL INTERFACE DIRECT ACCESS ARRANGEMENT |
| SI3060 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3060-X-FS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3060-X-FSR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
| SI3060-X-FT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:GLOBAL LINE-SIDE DAA FOR EMBEDDED SYSTEM-SIDE MODULE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。