參數(shù)資料
型號(hào)： SI5321-H-GL
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 10/34頁(yè)
文件大?。?/td> 0K
描述： IC CLOCK MULT SONET/SDH 63LFBGA
標(biāo)準(zhǔn)包裝： 260
系列： DSPLL®
類型： 時(shí)鐘乘法器
PLL： 是
輸入： LVTTL
輸出： CML
電路數(shù)： 1
比率 - 輸入:輸出： 1:1
差分 - 輸入:輸出： 是/是
頻率 - 最大： 2.8GHz
除法器/乘法器： 是/是
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -20°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 63-LBGA
供應(yīng)商設(shè)備封裝： 63-PBGA（9x9）
包裝： 托盤
Si5321
18
Rev. 2.5
The Si5321 clock input frequencies are variable within
the range specified in Table 3 on page 7. The output
rates are scaled accordingly. If a 19.44 MHz input clock
is used, the clock output frequency is 19.44, 38.88,
77.76, 155.52 MHz, etc.
2.2.1. FEC Rate Conversion
The Si5321 provides a 1/32x, 1/16x, 1/8x, 1/4x, 1/2x,
1x, 2x, 4x, 8x, 16x, 32x, 64x, or 128x clock frequency
multiplication function with an option for additional
forward or reverse frequency scaling by a factor of 255/
238 (15/14), 255/237 (85/79), or 66/64 (33/32) for FEC
rate conversion applications. The 255/237 and the 66/
64 rate conversions requires the input clock rate to be in
the 155 MHz or higher ranges. The multiplication factor
is configured by selecting the input and output clock
frequency ranges for the device. The additional
frequency scaling for FEC rate conversion is selected
using the FEC[2:0] control inputs.
For example, a 622.08 MHz output clock (a non-FEC
rate) can be generated from a 19.44 MHz input clock (a
non-FEC
rate)
by
setting
INFRQSEL[2:0] = 001
(19.44 MHz range), setting FRQSEL[2:0] = 011 (32x
multiplication) and setting FEC[2:0] = 000 (no FEC
scaling). A 666.51 MHz output clock (an FEC rate) can
be generated from a 19.44 MHz input clock (a non-FEC
rate) by setting INFRQSEL[2:0] = 001 (19.44 MHz
range), setting FRQSEL[2:0] = 011 (32x multiplication)
Table 7. Loop Bandwidth and FEC Settings
External Inputs
Effective
FEC
Conversion
Rate
Effective
PLL
Bandwidth
(Hz)
BWBOOST
BWSEL
[1:0]
FEC
[2:0]
0
00
000
001
010
011
100
101
110
111
1/1
255/238
238/255
Reserved
255/237
237/255
66/64
64/66
3200
—
3200
0
10
000
001
010
011
100
101
110
111
1/1
255/238
238/255
Reserved
255/237
237/255
66/64
64/66
800
—
800
0
11
000
001
010
011
100
101
110
111
1/1
255/238
238/255
Reserved
255/237
237/255
66/64
64/66
6400
—
6400
1
00
10
11
01
0xx
1/1
6400
1600
12800
3200
0
01
000
001
010
011
100
101
110
111
1/1
255/238
238/255
Reserved
255/237
237/255
66/64
64/66
1600
—
1600
Table 8. Nominal Clock Input Frequencies
Input Clock
Frequency
Range
INFRQSEL2 INFRQSEL1 INFRQSEL0
Reserved
111
622 MHz
110
311 MHz
101
155 MHz
100
77 MHz
011
38 MHz
010
19 MHz
001
Reserved
000
Table 9. Nominal Clock Output Frequencies
Output Clock
Frequency
Range
FRQSEL2
FRQSEL1
FRQSEL0
2,488.32 MHz
1
1244.16 MHz
1
0
622.08 MHz
0
1
311.04 MHz
1
0
1
155.52 MHz
0
1
0
77.76 MHz
1
0
38.88 MHz
0
19.44 MHz
0
1
相關(guān)PDF資料
PDF描述
VE-JVJ-MZ-F3 CONVERTER MOD DC/DC 36V 25W
VE-26H-MW-F2 CONVERTER MOD DC/DC 52V 100W
VE-26H-MW-F1 CONVERTER MOD DC/DC 52V 100W
VE-JVJ-MZ-F1 CONVERTER MOD DC/DC 36V 25W
VE-JVP-MZ-F2 CONVERTER MOD DC/DC 13.8V 25W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5321-H-ZL2 制造商:Silicon Laboratories Inc 功能描述:
Si5321-XLNX-DC 功能描述:子卡和OEM板 Silabs/Xilinx Ref Design RoHS:否 制造商:BeagleBoard by CircuitCo 產(chǎn)品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit
SI5322 制造商:SILABS 制造商全稱:SILABS 功能描述:Pin-Controlled 1_710 MHz Jitter Cleaning Clock
Si5322/23-EVB 功能描述:時(shí)鐘和定時(shí)器開(kāi)發(fā)工具 Si5322/Si5323 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V
Si5322-B-GM 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 PIN-PROGRAMMABLE CLK MULTIPLIER 1 OUT RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*