- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8951 > SI5321-H-GL (Silicon Laboratories Inc)IC CLOCK MULT SONET/SDH 63LFBGA PDF資料下載
參數(shù)資料
| 型號： | SI5321-H-GL |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 2/34頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT SONET/SDH 63LFBGA |
| 標(biāo)準(zhǔn)包裝： | 260 |
| 系列： | DSPLL® |
| 類型： | 時鐘乘法器 |
| PLL： | 是 |
| 輸入： | LVTTL |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:1 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.8GHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -20°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 63-LBGA |
| 供應(yīng)商設(shè)備封裝： | 63-PBGA（9x9） |
| 包裝： | 托盤 |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
Si5321
10
Rev. 2.5
Table 4. AC Characteristics (PLL Performance Characteristics)
(VDD33 =3.3 V ±5%, TA =–20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max Unit
Wander/Jitter at 800 Hz Bandwidth
(BWSEL[1:0] = 10 and BWBOOST = 0; FXDDELAY = 1)
Jitter Tolerance (see Figure 7)
JTOL(PP)
f=8 Hz
1000
—
—ns
f= 80 Hz
100
—
—ns
f= 800Hz
10
—
—ns
CLKOUT RMS Jitter Generation
FEC[2:0] = 000
JGEN(RMS)
12 kHz to 20 MHz
—
0.9
1.2
ps
50 kHz to 80 MHz
—
0.27
0.35
ps
CLKOUT RMS Jitter Generation
FEC[2:0] = 001, 010, 100, 101, 110, 111
JGEN(RMS)
12 kHz to 20 MHz
—
0.9
1.2
ps
50 kHz to 80 MHz
—
0.27
0.35
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 000
JGEN(PP)
12 kHz to 20 MHz
—
7.6
11
ps
50 kHz to 80 MHz
—
3.6
10.0
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 001, 010, 100, 101, 110, 111
JGEN(PP)
12 kHz to 20 MHz
—
6.7
9.2
ps
50 kHz to 80 MHz
—
3.0
10.0
ps
Jitter Transfer Bandwidth (see Figure 6)
FBW
BW = 800 Hz
—
800
—
Hz
Wander/Jitter Transfer Peaking
JP
< 800 Hz
—
0.0
0.05
dB
Wander/Jitter at 1600 Hz Bandwidth
(BWSEL[1:0] = 10 and BWBOOST = 1; FXDDELAY = 1)
Jitter Tolerance (see Figure 7)
f = 16 Hz
500
—
ns
f= 160Hz
50
—
ns
f = 1600 Hz
5
—
ns
CLKOUT RMS Jitter Generation
FEC[2:0] = 000
JGEN(RMS)
12 kHz to 20 MHz
—
.80
1.0
ps
50 kHz to 80 MHz
—
.25
.30
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 000
JGEN(PP)
12 kHz to 20 MHz
—
6.4
10.0
ps
50 kHz to 80 MHz
—
3.0
5.0
ps
Jitter Transfer Bandwidth (see Figure 6)
FBW
BW = 1600 Hz
—
1600
—
Hz
Wander/Jitter Transfer Peaking
JP
< 1600 Hz
—
0.0
0.05
dB
Notes:
1. Higher PLL bandwidth settings provide smaller clock output wander with temperature gradient.
2. For reliable device operation, temperature gradients should be limited to 10 °C/min.
3. Telcordia GR-1244-CORE requirements specify maximum phase transient slope during clock rearrangement in terms
of nanoseconds per millisecond. The equivalent ps/
μs unit is used here since the maximum phase transient magnitude
for the Si5321 (tPT_MTIE) never reaches one nanosecond.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-JVJ-MZ-F3 | CONVERTER MOD DC/DC 36V 25W |
| VE-26H-MW-F2 | CONVERTER MOD DC/DC 52V 100W |
| VE-26H-MW-F1 | CONVERTER MOD DC/DC 52V 100W |
| VE-JVJ-MZ-F1 | CONVERTER MOD DC/DC 36V 25W |
| VE-JVP-MZ-F2 | CONVERTER MOD DC/DC 13.8V 25W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5321-H-ZL2 | 制造商:Silicon Laboratories Inc 功能描述: |
| Si5321-XLNX-DC | 功能描述:子卡和OEM板 Silabs/Xilinx Ref Design RoHS:否 制造商:BeagleBoard by CircuitCo 產(chǎn)品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| SI5322 | 制造商:SILABS 制造商全稱:SILABS 功能描述:Pin-Controlled 1_710 MHz Jitter Cleaning Clock |
| Si5322/23-EVB | 功能描述:時鐘和定時器開發(fā)工具 Si5322/Si5323 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5322-B-GM | 功能描述:時鐘合成器/抖動清除器 PIN-PROGRAMMABLE CLK MULTIPLIER 1 OUT RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。