- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383876 > T7256A Compliance with the New ETSI PSD Requirement PDF資料下載
參數(shù)資料
| 型號： | T7256A |
| 英文描述： | Compliance with the New ETSI PSD Requirement |
| 中文描述： | 符合新的ETSI PSD的要求 |
| 文件頁數(shù)： | 112/116頁 |
| 文件大?。?/td> | 1056K |
| 代理商： | T7256A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁當(dāng)前第112頁第113頁第114頁第115頁第116頁
Data Sheet
January 1998
T7256 Single-Chip NT1 (SCNT1) Transceiver
108
Lucent Technologies Inc.
Glossary
(continued)
SXB1[1:0]:
S/T-interface transmit path source
for B1 channel (register DFR0,
bits 5—4).
SXB2[1:0]:
S/T-interface transmit path source
for B2 channel (register DFR0,
bits 7—6).
SXD:
S/T-interface transmit path source
for D channel (register DFR1, bit
1).
SXE:
S/T-interface D-channel echo bit
control (register GR2, bit 3).
SYN8K/LBIND/FS:
Synchronous 8 kHz clock or loop-
back indicator, frame strobe.
TDM:
Time-division multiplexed.
TDMB1S:
TDM bus transmit control for
B1 channel from S/T-interface
(register DFR1, bit 2).
TDMB1U:
TDM bus transmit control for
B1 channel from U-interface
(register DFR1, bit 5).
TDMB2S:
TDM bus transmit control for B2
channel from S/T-interface
(register DFR1, bit 3).
TDMB2U:
TDM bus transmit control for B2
channel from U-interface
(register DFR1, bit 6).
TDMDS:
TDM bus transmit control for D
channel from S/T-interface
(register DFR1, bit 4).
TDMDU:
TDM bus transmit control for D
channel from U-interface
(register DFR1, bit 7).
TDMEN:
TDM bus select (register GR2,
bit 5).
TDR0:
TDM bus timing control register.
TNR:
Transmit negative rail for
S/T-interface.
TPR:
Transmit positive rail for
S/T-interface.
TSFINT:
Transmit superframe interrupt
(register UIR0, bit 5).
TSFINTM:
Transmit superframe interrupt
mask (register UIR1, bit 5).
U frame:
An 18-bit synchronous word.
U2BDLN:
Nontransparent 2B+D loopback
control (register GR2, bit 4).
U2BDLT:
Transparent 2B+D loopback con-
trol (register ECR0, bit 6).
UB1LP:
U-interface loopback of B1 chan-
nel control (register ECR0, bit 4).
UB2LP:
U-interface loopback of B2 chan-
nel control (register ECR0, bit 5).
UINT:
U-transceiver interrupt (register
GIR0, bit 0).
UIR0:
U-interface interrupt register.
UIR1:
U-interface interrupt mask
register.
UOA:
U-interface only activation,
(register CFR1, bit 3).
UXB1[1:0]:
U-interface transmit path source
for B1 channel (register DFR0,
bits 1—0).
UXB2[1:0]:
U-interface transmit path source
for B2 channel (register DFR0,
bits 3—2).
UXD:
U-interface transmit path source
for D channel (register DFR1,
bit 0).
V
DDA:
Analog power.
V
DDO:
Crystal oscillator power.
VRCM:
Common-mode voltage reference
for U-interface circuits.
VRN:
Negative voltage reference for U-
interface circuits.
VRP:
Positive voltage reference for U-
interface circuits.
X1:
Crystal #1.
X2:
Crystal #2.
XACT:
U-transceiver active (register
CFR1, bit 1).
XPCY:
Transparency (register GR1,
bit 5).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T7288 | CEPT/E1 Line Interface(CEPT/E1 線接口) |
| T7290A | DS1/T1/CEPT/E1 Line Interface(DS1/T1/CEPT/E1 線接口) |
| T7295-1 | E3 Integrated Line Receiver(E3 集成線接收器) |
| T7295-6 | DS3/SONET STS-1 Integrated Line Receiver(DS3/SONET STS-1 集成線接收器) |
| T7296 | Integrated Line Transmitter(集成PCM線傳送器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7257 | 制造商:TE Connectivity 功能描述: |
| T-726 | 制造商:RHOMBUS-IND 制造商全稱:Rhombus Industries Inc. 功能描述:ADSL Line Interface Transformers |
| T7263 | 制造商:TE Connectivity 功能描述: |
| T7263A | 制造商:Toshiba America Electronic Components 功能描述:T7263A |
| T7264 | 制造商:TE Connectivity 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。