- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19445 > TMS320DM365ZCE21 (Texas Instruments)IC DIGITAL MEDIA SOC 338NFBGA PDF資料下載
參數(shù)資料
| 型號： | TMS320DM365ZCE21 |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 10/210頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DIGITAL MEDIA SOC 338NFBGA |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | TMS320DM3x, DaVinci™ |
| 類型： | 數(shù)字媒體片內(nèi)系統(tǒng)（DMSoC） |
| 接口： | EBI/EMI，以太網(wǎng)，I²C，McBSP，SPI，UART，USB |
| 時鐘速率： | 216MHz |
| 非易失內(nèi)存： | ROM（16 kB） |
| 芯片上RAM： | 56kB |
| 電壓 - 輸入/輸出： | 1.8V，3.3V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 338-LFBGA |
| 供應(yīng)商設(shè)備封裝： | 338-NFBGA（13x13） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
DDR_CLK
1
SPRS457E
– MARCH 2009 – REVISED JUNE 2011
6.10.3 DDR2 Memory Controller Electrical Data/Timing
Table 6-23. Switching Characteristics Over Recommended Operating Conditions for DDR2 Memory
Controller(1) (2)(see )
NO.
PARAMETER
MIN
MAX UNIT
1
tf(DDR_CLK)
Frequency, DDR_CLK
173-DDR2 (supported for 216-MHz device)
125
173
216-DDR2 (supported for 270-MHz device)
125
216
MHz
270-DDR2 (supported for 300-MHz device)
125
270
mDDR (supported for all devices)
90
168
(1)
DDR_CLK = PLLC1.SYSCLK7/2 or PLLC2.SYSCLK3/2.
(2)
The PLL2 Controller must be programmed such that the resulting DDR_CLK clock frequency is within the specified range.
Figure 6-18. DDR2 Memory Controller Clock Timing
6.10.3.1 DDR2/mDDR Interface
This section provides the timing specification for the DDR2/mDDR interface as a PCB design and
manufacturing specification. The design rules constrain PCB trace length, PCB trace skew, signal
integrity, cross-talk, and signal timing. These rules, when followed, result in a reliable DDR2/mDDR
memory system without the need for a complex timing closure process. For more information regarding
guidelines for using this DDR2 specification, Understanding TI's PCB Routing Rule-Based DDR2 Timing
Specification (SPRAAV0).
6.10.3.1.1 DDR2/mDDR Interface Schematic
Figure 6-19 shows the DDR2/mDDR interface schematic for a single-memory DDR2/mDDR system. The
dual-memory system shown in Figure 6-20. Pin numbers for the device can be obtained from the pin
description section.
6.10.3.1.2 Compatible JEDEC DDR2/mDDR Devices
Table 6-24 shows the parameters of the JEDEC DDR2/mDDR devices that are compatible with this
interface. Generally, the DDR2/mDDR interface is compatible with x16 DDR2/mDDR devices.
The device also supports JEDEC DDR2/mDDR x8 devices in the dual chip configuration. In this case, one
chip supplies the upper byte and the second chip supplies the lower byte. Addresses and most control
signals are shared just like regular dual chip memory configurations.
Table 6-24. Compatible JEDEC DDR2/mDDR Devices
No.
Parameter
Min
Max
Unit
Notes
1
JEDEC DDR2/mDDR Device Speed Grade
DDR2-400
See Notes (1),
(for 173MHz DDR2)
(2)
mDDR-400
See Notes (1),
(for 168MHz mDDR)
(3)
DDR2-533
See Notes (1),
(for 216MHz DDR2)
(2)
DDR2-667
See Notes (1),
(for 270MHz DDR2)
(2)
2
JEDEC DDR2/mDDR Device Bit Width
x8
x16
Bits
3
JEDEC DDR2/mDDR Device Count
1
2
Devices
See Note (4)
(1)
Higher DDR2/mDDR speed grades are supported due to inherent JEDEC DDR2/mDDR backwards compatibility.
(2)
Used for DDR2.
(3)
Used for mobile DDR.
(4)
Supported configurations are one 16-bit DDR2/mDDR memory or two 8-bit DDR2/mDDR memories.
Copyright
2009–2011, Texas Instruments Incorporated
Peripheral Information and Electrical Specifications
107
Product Folder Link(s): TMS320DM365
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TAJW156K020RNJ | CAP TANT 15UF 20V 10% 2312 |
| RCB110DHFT | CONN EDGECARD 220POS .050 SMD |
| TAJW156K016RNJ | CAP TANT 15UF 16V 10% 2312 |
| ESC25DTEN | CONN EDGECARD 50POS .100 EYELET |
| SA56004CDP,118 | IC TEMP SENSOR 8-TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS320DM365ZCE27 | 功能描述:處理器 - 專門應(yīng)用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| TMS320DM365ZCE30 | 功能描述:處理器 - 專門應(yīng)用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| TMS320DM365ZCED30 | 功能描述:處理器 - 專門應(yīng)用 Digital Media SOC RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| TMS320DM365ZCEF | 功能描述:處理器 - 專門應(yīng)用 Dig Media System- on-Chip RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| TMS320DM367ZCED | 制造商:Texas Instruments 功能描述:TMS320DM367ZCEF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。