- 您現在的位置：買賣IC網 > PDF目錄98267 > TMX320C6474ZUN (TEXAS INSTRUMENTS INC) SPECIALTY CONSUMER CIRCUIT, PBGA561 PDF資料下載
參數資料
| 型號： | TMX320C6474ZUN |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PBGA561 |
| 封裝： | 23 X 23 MM, ROHS COMPLIANT, PLASTIC, FCBGA-561 |
| 文件頁數： | 128/204頁 |
| 文件大?。?/td> | 2220K |
| 代理商： | TMX320C6474ZUN |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁當前第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁
1.2.2 Peripherals
TMS320C6474
Multicore Digital Signal Processor
www.ti.com
SPRS552 – OCTOBER 2008
The C6474 DSP integrates a large amount of on-chip memory organized as a three-level memory system.
The level-1 data memories on the device are 32 KB each. This memory can be configured as mapped
RAM, cache, or some combination of the two. When configured as cache, L1 program (L1P) is a
direct-mapped cache where as L1 data (L1D) is a two-way set associative cache. The level-2 (L2)
memory is shared between program and data space for a total of 3 MB of SRAM/cache with two
configurations. L2 memory can be configured as 1 MB/1 MB/1 MB or 1.5 MB/1 MB/0.5 MB among the
three DSP cores. The level-3 (L3) ROM is 64 KB in the device. The C64x+ megamodule also has a 32-bit
peripheral configuration (CFG) port, an internal DMA (IDMA) controller, a system component with
reset/boot control, and a free-running 32-bit timer for time stamp.
The C64x+ DSP core has a complete set of development tools which includes: a new C compiler, an
assembly optimizer to simplify programming and scheduling, and a Windows debugger interface for
visibility into source code execution.
The DMA switch fabric provides enhanced on-chip connectivity between the DSP cores and the
peripherals and accelerators.
The peripheral set includes: an inter-integrated circuit bus module (I2C); two multichannel buffered serial
ports (McBSPs) each at 100 Mbps; six 64-bit general-purpose timers (also configurable as twelve 32-bit
timers); 16 general-purpose input/output ports (GPIO) with programmable interrupt/event generation
modes; an 1000 Ethernet media access controller (EMAC), which provides an efficient interface between
the C6474 DSP core processor and the network; a management data input/output (MDIO) module (also
part of EMAC), which is capable of interfacing to synchronous and asynchronous peripherals; a frame
synchronization (FSYNC) module, which synchronizes DMA transactions; a semaphore hardware block
(Semaphore), which allows access to shared resources with unique interrupts to each of the cores to
identify when that core has acquired the resource; and a 16-/32-bit DDR2 SDRAM interface.
The I2C port allows the DSP to easily control peripheral devices and communicate with a host processor.
The device includes two Serial RapidIO (SRIO) with link rates of 1.25 Gbps, 2.5 Gbps or 3.125 Gbps.
This high bandwidth peripheral is used for point-to-point inter-device communication and may connect the
C6474 device to other DSPs, ASICs, or switches on the same board or across the backplane. This
dramatically improves system performance and reduces system cost for applications that include multiple
DSPs on a board such as video and telecom infrastructures and medical/imaging. The SRIO also provides
alarm, interrupt, and messaging events.
The device includes the SerDes-based antenna interface (AIF) capable of up to 3.072 Gbps operation per
link. The AIF comprises six high-speed serial links, compliant to OBSAI RP3 and CPRI standards. The
antenna interface is used to connect the backplane for antenna data transmission and reception. Each link
of the AIF includes a differential receive and transmit signal pair.
Features
3
相關PDF資料 |
PDF描述 |
|---|---|
| TN5D01A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TN5D41 | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, PZFM5 |
| TN5D51A | 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5 |
| TNY266GNTL | 0.56 A SWITCHING REGULATOR, 140 kHz SWITCHING FREQ-MAX, PDSO7 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320C6655CZH | 制造商:Texas Instruments 功能描述:PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6657CZH | 制造商:Texas Instruments 功能描述:2 CORE PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA |
| TMX320C6670ACYP | 功能描述:數字信號處理器和控制器 - DSP, DSC TMX C6670-A w/out Encryption RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| TMX320C6670CYP | 功能描述:數字信號處理器和控制器 - DSP, DSC Multicore Fixed & Floating-Point SOC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| TMX320C6672ACYP25 | 制造商:Texas Instruments 功能描述:TMX C6672 PG2.0 COMMTEMP 1.25GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 841FCBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。