參數(shù)資料
型號: TMX320C6474ZUN
廠商: TEXAS INSTRUMENTS INC
元件分類: 消費(fèi)家電
英文描述: SPECIALTY CONSUMER CIRCUIT, PBGA561
封裝: 23 X 23 MM, ROHS COMPLIANT, PLASTIC, FCBGA-561
文件頁數(shù): 57/204頁
文件大小: 2220K
代理商: TMX320C6474ZUN
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁當(dāng)前第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁
TMS320C6474
Multicore Digital Signal Processor
www.ti.com
SPRS552 – OCTOBER 2008
Secure ROM Boot
On secure devices, all C64x+ Megamodule Cores are released from reset and begin executing from
secure ROM. Software in the secure ROM will free up internal RAM pages, after which C64x+
Megamodule Core 0 will initiate the boot process as in option 2 and the other C64x+ Megamodule
Cores will wait. The C64x+ Megamodule Core 0 will perform any authentication and decryption
required on the bootloaded image prior to releasing the other C64x+ Megamodule Cores to begin
execution. After the secure loading is complete, the C64x+ Megamodule Core 0 will release the other
C64x+ Megamodule Cores. Then C64x+ Megamodule Core 0 begins execution from the entry address
defined in the boot table. The C64x+ Megamodule Core 1 and 2 begin execution from what is stored in
the magic address. When l2_config is 1, the magic address for both C64x+ Megamodule Core 1 and
C64x+ Megamodule Core 2 is 8FFFFC. When l2_config is 0, the magic address for C64x+
Megamodule Core 1 is 0x8FFFFC and the magic address for C64x+ Megamodule Core 2 is
0x87FFFC.
The boot process performed by C64x+ Megamodule Core 0 in public ROM boot and secure ROM boot are
determined by the BOOTMODE[3:0] value in the DEVSTAT register. C64x+ Megamodule Core 0 reads
this value, and then executes the associated boot process in software.
Table 2-3. C6474 Supported Boot Modes
MODE NAME
BOOTMODE[3:0]
DESCRIPTION
No Boot
0000b
No Boot (BOOTMODE[3:0] = 0000b)
I2C Master Boot A
0001b
Slave I2C address is 0x50. C64x+ Megamodule Core 0 configures I2C, acts as a
master to the I2C bus and copies data from an I2C EEPROM or a device acting as an
I2C slave to the DSP using a predefined boot table format. The destination address
and length are contained within the boot table. After boot table copy is complete, the
C64x+ Megamodule Core 0 brings the other C64x+ Megamodule Cores out of reset
by setting to 1 the EVTPULSE4 bit (bit 4) of the C64x+ Megamodule Core EVTASRT
register.
I2C Master Boot B
0010b
Similar to I2C boot A except the slave I2C address is 0x51.
I2C Slave Boot
0011
The C64x+ Megamodule Core 0 configures I2C and acts as a slave and will accept
data and code section packets through the I2C interface. It is required that an I2C
master in present in the system.
EMAC Master Boot
0100b
TI Ethernet Boot, C64x+ Megamodule Core 0 configures EMAC0 and EDMA, if
required, and brings the code image into the internal on-chip memory via the protocol
EMAC Slave Boot
0101b
defined by the boot method (EMAC bootloader). After initializing the on-chip memory
EMAC Forced-Mode Boot
0110b
to the known state, C64x+ Megamodule Core 0 brings the other C64x+ Megamodule
Cores out of reset.
Reserved
0111b
Reserved
Serial RapidIO Boot (Config 0)
1000b
The C64x+ Megamodule Core 0 configures the SRIO and an external host loads the
application via SRIO peripheral, using directIO protocol. A doorbell interrupt is used to
Serial RapidIO Boot (Config 1)
1001b
indicate that the code has been loaded. For more details on the Serial RapidIO
Serial RapidIO Boot (Config 2)
1010b
configurations, see Table 2-4.
Serial RapidIO Boot (Config 3)
1011b
C64x+ Megamodule Core 0 configures Serial RapidIO and EDMA, if required, and brings the code image
into the internal on-chip memory via the protocol defined by the boot method (SRIO bootloader) and then
C64x+ Megamodule Core 0 brings the other C64x+ Megamodule Cores out of reset. Note that SRIO boot
modes are only supported on port 0.
Device Overview
15
相關(guān)PDF資料
PDF描述
TN5D01A 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5
TN5D41A 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5
TN5D41 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, PZFM5
TN5D51A 5 A SWITCHING REGULATOR, 180 kHz SWITCHING FREQ-MAX, ZFM5
TNY266GNTL 0.56 A SWITCHING REGULATOR, 140 kHz SWITCHING FREQ-MAX, PDSO7
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320C6655CZH 制造商:Texas Instruments 功能描述:PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA
TMX320C6657CZH 制造商:Texas Instruments 功能描述:2 CORE PG1.0 COMMERCIAL TEMP 1.0GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 625FCBGA
TMX320C6670ACYP 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC TMX C6670-A w/out Encryption RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320C6670CYP 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC Multicore Fixed & Floating-Point SOC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320C6672ACYP25 制造商:Texas Instruments 功能描述:TMX C6672 PG2.0 COMMTEMP 1.25GHZ - Trays 制造商:Texas Instruments 功能描述:IC DSP FIX/FLOAT POINT 841FCBGA